计算机组成原理与系统结构 第7章.ppt

第七章 控制器 7．1控制器的组成及指令的执行 一、基本的计算机组成和功能 7．1．1基本的计算机组成和指令系统的设计 设计CPU的第一步就是确定它的用途。我们的目标是设计一个简单的CPU,该CPU的指令集就包含了: 加法指令是ADD R，#data其源操作数采用立即数寻址，目的操作数采用寄存器寻址； JMP指令是JMP addr 采用直接寻址，addr就是下一条指令的地址。 将系统的机器字长设计为8位，地址总线和数据总线设计成8位，存储器的存储单元宽度也设计成8位。 一、基本的计算机组成和功能 假设指令的长度可以是单字节或双字节，将操作码设计为4位，位于指令第一个字节的高4位，指令第一个字节的低4位，分别指示了源寄存器和目的寄存器，如果地址码字段是操作数的存储器地址或立即数等，则位于指令的第二字节 一、基本的计算机组成和功能 然后我们为这个CPU设计状态图，CPU对每条指令执行的操作都可分为如下的两个过程，译码并不对应任何状态，它只是取指令结束后到各条指令的执行周期之间的一个多路选择。 取指令周期：包括从存储器中取出一条指令，并对该指令的操作码译码； 执行周期：执行该指令。 7．1．2 控制器的组成 控制器的功能是：从存储器中取指令、对指令译码、产生控制信号并控制计算机系统各部件有序地执行，从而实现这条指令的功能。 程序计数器（PC） 当指令顺序执行时，由PC+1产生下一条指令的地址 当遇到转移指令时，转移地址?PC作为下一条指令的地址。 指令寄存器（IR） 指令译码器 7．1．2 控制器的组成 操作控制信号形成部件 采用硬布线设计的操作控制信号形成部件 采用微程序设计的操作控制信号形成部件 时序信号产生器 时序信号产生器负责提供时钟信号和机器周期信号，以规定每个操作的时间。 时序信号产生器包括启停线路，负责控制时钟脉冲的送出与封锁，从而实现计算机的启动与停止。 地址寄存器（AR）、数据寄存器（DR） 三、时序系统 三级时序系统 三、时序系统 一个机器周期需要多少个节拍最合适，取决于该周期时间内需要顺序完成的基本操作步数，可采用下述方法来确定。 统一节拍法，以最复杂的机器周期为基准来确定节拍数，每一节拍时间的长短也以最繁琐的微操作为基准，使所有的机器周期长度相等，且每一机器周期内含有相同数目的节拍，称定长机器周期。 三、时序系统 分散节拍法，根据机器周期实际的需要安排节拍数，需要多少个节拍就提供多少个节拍，称不定长机器周期。 延长节拍法，大多数机器周期采用相同的基本节拍数，若某个机器周期内按规定的基本节拍数无法完成该周期的全部微操作，则可延长节拍。 时钟周期插入，某些微型机的时序信号中不设置节拍，直接使用时钟周期信号。一个机器周期中含有若干个时钟周期，时钟周期的数目取决于机器周期内要完成的微操作个数。一个机器周期的基本时钟周期数确定后，还可以不断插入等待时钟周期。 三、时序系统 延长机器周期的时序图 四、控制方式和时序的产生 四、控制方式和时序的产生 四、控制方式和时序的产生 四、控制方式和时序的产生 五、系统结构和数据通路的设计 一般地，对于数据通路的设计，可以有两种不同的方案： 第一种是在所有需要传送数据的部件之间创建一条直接通路，这种方案对于很小的计算机系统来说是可行的，但是如果所要设计的CPU的复杂度增加的话，用这种方案来设计数据通路将变得越来越不现实。 第二种方案是在CPU内部创建一条总线，并且在各个部件之间使用总线来传递数据。 得到访存的数据通路如下： 存储器读操作： 送地址到CPU片内总线，并打入地址寄存器AR；控制器发送存储器读信号，启动存储器读操作，并将读出的数据从数据总线上接收至数据寄存器DR。 得到访存的数据通路如下： 存储器写操作： 送地址到CPU片内总线，并打入地址寄存器AR； 送数据到DR，DR将数据送到数据总线，控制器发送存储器写信号，启动存储器写操作。 五、系统结构和数据通路的设计 细化图中的运算部件，发现还需要不止一个寄存器以便暂时保存数据，这些寄存器称为通用寄存器，通常CPU会把它们中的一个命名为累加器（AC），它与其他的寄存器有些许的不同，但是对这个系统来说，并不一定要有个专门的AC，结合第四章所学的定点运算器内部单总线结构和通路，画出系统运算部件的内部结构图，如图所示。 简化结构图上访存的数据通路： 简化结构图上访存的数据通路： ALU的数据通路： 六、简单计算机系统主机各部件的实现方案 1.运算器 8位的算术逻辑运算器，2个暂存器为DA1和DA2，控制信号用B-DA1和B-DA2,在输出端用一个三态门控制数据是否送上总线，控制信号是ALU-B#，S0~S3、M、Ci是该ALU的运算选择信号。 R0-B#~R3-B#分别是读R0~R3的控制信