一种减少寄存器堆读端口的设计方法adesigntoreducetheportsof.pdfVIP

一种减少寄存器堆读端口的设计方法 （中国科学技术大学物理系微电子学教研室，安徽 合肥 230026） 孙岩 金西 摘要：介绍了一种给超标量流水线分配优先级并使用缓冲队列等方式来减少寄存器堆读端 口的方法，从而大大减小了寄存器堆的面积和功耗，并使用了寄存器合并技术，将两个单精 度数据合并写入寄存器堆从而加快了写寄存器堆的的速度。本文以有三条流水线的浮点处理 器为例，说明了其实现过程。 关键词：寄存器堆 超标量流水线 缓冲队列 数据前推 A Design to Reduce the Ports of the Register File (Microelectronics Lab., Dept. of Physics, USTC, Hefei Anhui 230026,China) Sun Yan Zhang Xin Jin xi Abstract: In this paper, a method of reducing the read ports of the register file is implemented by setting the pipeline PRI and using buffer queue，and this method reduce the area and power consumption of the register file a lot. We also give an example of the implement of a vector floating point processor which has three pipelines. Key Words: register file, superscalar pipeline ,buffer queue , data forwarding 1、 引言 在现代微处理器中，寄存器堆已经成为重要的组成部分，并影响着微处理器 的全面性能，随着微处理器性能的不断提高，对寄存器堆的要求也在不断的提高。 另一方面, 随着集成电路特征尺寸的不断缩小以及芯片的规模和速度的迅速提 高, 功耗已成为集成电路设计中越来越重要的因素。而微处理器超标量体系结构 的不断发展, 要求寄存器堆的端口越来越多，以便多条流水线可以同时访问寄存 器堆。随着端口的增加，寄存器堆所占的面积迅速增加，在Alpha 21464的设计 中，多端口寄存器堆所消耗的面积是64K主Cache的5倍多[1]。许多研究已表明, 寄 存器堆已经成为现代处理器功耗预算的重要组成部分, 而且还将随着指令并行 执行水平的提高而迅速增长，端口的增多不但使寄存器堆的动态功耗增加，同时 漏电流的通路也大大的增加使得静态功耗也大幅增加，例如, 在摩托罗拉的M. CORE 结构中, 寄存器堆的功耗占了处理器总功耗的16% , 占数据路径功耗的42% [ 2 ]。同时寄存器堆端口数的增多使得控制逻辑更加复杂，系统的稳定性下降， 限制了时钟频率的提高，这些都增加了设计的复杂程度。特别是对于嵌入式领域， 这些都是致命的缺点。 为了减少寄存器堆端口增加带来的影响，许多减少寄存器堆面积、功耗和延 时的方法都被提了出来。有些是将微处理器结构分割成几块，每一块为一个功能 作者：e-mail: ysun@mail.ustc.edu.cn; 地址：安徽合肥市中国科技大学东区 物理楼712#；电话：05513600155 单元并包含寄存器堆的一个子集[3][4]，但这些设计需要很复杂的控制逻辑将指令 分配给各个功能块并控制各个块之间的交互。将寄存器堆分组也是减少寄存器堆 [5] 端口的一个方法 ，并且在很多微处理器中得到应用。 2.减少寄存器堆写端口的实现方法 2.1概述分析 在一个浮点处理器中设计三条独立工作的流水线：浮点乘加流水线 （FMA）， 进行除了除法和开方运算的所有算数和逻辑运算；除法开方流水线（DS ），用 于浮点的除法和开方运算；Load/Store流水线（LS ），完成寄存器堆与浮点处 理器外部的数据交换。这三条流水线对寄存器堆的写操作具