基于fpga的μ子鉴别器读出系统前端电路front-endcardof-bes.pdfVIP

基于 FPGA 的μ子鉴别器读出系统前端电路 陈一新，梁昊，薛俊东，刘强，刘宝莹，周雷，虞孝麒，周永钊 （中国科学技术大学近代物理系，合肥，230027） 摘要 本文论述了北京谱仪第三代工程中的μ子鉴别器读出系统的前端电路设计，包括系统的结构、各部件 的基本功能和工作原理、触发选通逻辑的设计和系统防干扰等关键问题的设计思路和实现方法，以及采用 FPGA的实现过程。经过系统检测，前端电路及其组成的数据链完全实现了预期的设计目标。 关键词：FPGA；μ子鉴别器；前端电路 中图分类号：TL822 Front-End Card of Muon Counter using FPGA chip Chen Yixin Liang Hao Xue Jundong Liu Qiang Liu Baoying Zhou Lei Yu Xiaoqi Zhou Yongzhao （Department of Modern Physics, University of Science and Technology of China Hefei, Anhui 230027,P.R.China） Abstract Front-End Card of Muon Counter which belongs to BES-III project is studied. The issue, including system structure, functions and elements of components, strobe logic design, anti-jamming and realization with FPGA are also introduced. Front-End Card and Data-chain worked perfectly under the given condition, thereby anticipant design goal was achieved. Key words: FPGA; Muon Counter; Front End Card 对传统的高能物理数据获取系统前端电路而言，其前置放大器往往被放置在探测器内部 或探测器的附近，然后由电缆将模拟信号送到远端的主放大器和相关的数字电路进行信号处 理。传统方法的缺点是传输的模拟信号容易受到干扰。随着微电子技术和硬件设计技术的发 展，同时，也为了避免上述干扰，高能物理实验数据获取系统希望在前端电路中就实现数字 化，然后将已经数字化了的数据，通过长电缆线传送到远端的数字信号处理系统中。事实上， 由于探测器内部空间的限制，在有限的面积上实现复杂的电路功能就成为前端电路设计的主 要难点之一。μ子鉴别器读出系统是北京谱仪第三代(BES-III)工程的重要组成部分，前端 电路(FEC，Front End Card)是读出系统的核心部件。根据工程具体要求，作者研制了基于 FPGA的μ子鉴别器读出系统前端电路，采用Verilog语言编写逻辑，在一片Altera EP1K30TC144-3 型FPGA[1]上实现了前端数字脉冲信号的流水线缓冲存储、触发选通和解随机 缓存的全部功能。 1 μ子鉴别器读出系统原型机组成及工作原理 BES-IIIμ子鉴别器读出系统原型机主要由前端的数据链和后端的数据读出插件组成。 读出系统共有 40 条数据链，每条数据链包括 16 块FEC。每块FEC负责采集阻性板室(RPC)[2]探 测器 16 路通道的入射粒子位置信号，通过甄别器转换成数字脉冲信号送入FPGA，在FPGA内 部使用流水线技术延时，等待触发信号(Trigger)的选通，将收集到的好事例数据存入事例 缓冲器，最后由并串转换部分产生单板串行数据。16 块FEC之间采用菊花链方式级联，并由 处于数据链末端的FEC将一条链的256个通道的串行数据通过30米LVDS差分信号传输至后端 数据获取插件。最后由数据获取插件通过USB接口将数据传送至PC机。数据读出插件负责对 数