2012数字逻辑设计实践教学计划.doc

数字逻辑设计实践教学计划 2012-9-4 基本情况： 总 学 时： 32学时 学时比例： 1（课内）： 1（课外） 学 分： 1.0学分 适用范围： 信息电子类专业 先修课程： 高等数学、物理、数字逻辑电路 时 间： 2012.10～2013.3 教学要求： 预习要求： 在进实验室前完成该实验相关的所有预习思考题和方案设计、方案仿真，将预习思考题的解答写在实验报告的实验原理部分，方案设计可先写在其他纸上。 如果有条件，可在宿舍将电路搭试好后再到实验室测试 指导教师将不定期抽查实验预习情况，如果有2次或2次以上没有预习，实验总评成绩降一等 预习中有问题可以登录电工电子实验中心的网站查找解答或提出问题。网址为：，也可以直接发邮件给指导教师，具体邮件地址请询问指导教师。 实验要求： 实验采用开放模式，集中授课时间为第6、8、12周，集中授课时间、地点按课程表执行。开放时间为周一的14:00～21：00，周二到周四的9：30～21：00，周五的9：30～17：00。第一次实验时请仔细阅读开放实验规章制度，并在以后的实验中认真遵守。 每次实验要带一卡通、元器件、面包板等。 在开放时间进入实验室时，请在刷卡机上出示您的一卡通，在刷卡机分配的实验室和实验座位上完成实验。 原则上每次开放实验至少要完成一项实验内容，单次实验时间不少于1个小时，否则将被通报，如有特殊情况请提前和指导教师联系。开放实验总时数必须达到15学时（12小时），否则将取消期末考试资格。 实验开始前请先检查自己座位上的仪器，如有缺失和损坏请及时和值班教师联系，实验过程中如果发生仪器故障，也请和值班教师联系，值班教师检查确认后才可以更换，不允许自己更换。 开始实验前请先在课程主页上查看和该实验相关的各种信息。实验中遇到的一般性问题应该自己解决，课程网站提供了一部分常见问题解答，可作为参考。确实解决不了再询问值班教师。对于课程网站上已经有答案的问题，值班教师将不予回答，请理解。 实验中途请勿随意离开实验室，如确实有特殊情况请向值班教师请假或者刷卡下机。中途无故离开15分钟以上的属于严重违规行为，两次以上严重违规将取消期末考试资格。 如有元器件损坏，可到仪表室购买。 实验完成后请关闭仪器电源、打扫干净实验桌面，仪器归位，如开放时间段必须刷卡下机。 实验报告要求： 实验原理不需要大量的抄书上已有的内容，以回答每一节的思考题为主。 记录实验数据时，书上已给出表格的按书上表格记录，没有的要自拟表格，原则上不允许不画表格记录数据。 对于所有要求观察记录的波形，必须记录在坐标纸上，并标注波形的各项参数，特别注明的除外。 所有的实验必须对测量过程中遇到的问题和结果做分析，可参考书上的实验结果分析讨论要点。 如果采用计算机记录或处理数据的话，可将结果打印后贴在实验报告的相关位置。 如果有另外的预习报告，可粘贴在实验报告的最后一页。 实验报告必须在指定时间完成并提交，如果有两次或两次以上无故迟交报告，实验总评成绩降一等。 第1章 数字逻辑电路实验基础（4学时） 1．学习目标 （1）认识数字集成电路，能识别各种类型的数字器件和封装 （2）学习查找器件资料，通过器件手册了解器件了解脉冲信号的模拟特性，了解示波器的各种参数及其对测量的影响，了解示波器探头的原理和参数，掌握脉冲信号的各项参数 （4）了解逻辑分析的基本原理，掌握虚拟逻辑分析的使用方法面包板的基本结构、掌握面包板连接电路的基本方法和要求 （6）掌握基本的数字电路的故障检查和排除方法 2．必做实验 （1）复习仪器的使用，TTL信号参数及其测量方法 用示波器测量并记录频率为200KHz的TTL信号的上升沿时间、下降沿时间、脉冲宽度和高、低电平值。 （2）1.9节实验测出电路对应的真值表，并进行模拟故障排查，记录故障设置情况和排查过程。第周内完成，第周内交实验报告 掌握TTL和CMOS器件的静态特性和动态特性测量方法及这些特性对数字系统设计的影响掌握通过数字器件手册查看器件静态和动态特性参数掌握不同结构的数字器件之间的互连 （4）掌握OC门和三态门的特性和使用方法 （5）加深示波器测量技术的训练 （6）掌握小规模组合逻辑的工程设计方法 （7）了解竞争和冒险的产生原因，消除方法，掌握用示波器和逻辑分析捕捉毛刺的方法2.5节 实验：门电路静态特性的测试 内容7．用OC门实现三路信号分时传送的总线结构 内容8．用三态门实现三路信号分时传输----①② （2）2.10节 实验：SSI组合逻辑设计及竞争-冒险现象 内容1．数值判别电路 内容4.停车场交通控制系统 3．选做实验 （1）2.5节 实验：门电路静态特性的测试 内容2. 分别测量74LS04和74HC04的静态参数极限值，并计算噪声容限和扇出数。 内容3. 采用示波器X-