2数据及表示和运算-4.pptVIP

计算机组成原理 计算机组成原理 大连理工大学 软件学院 赖晓晨 计算机组成原理 大连理工大学 软件学院 赖晓晨 第2章 数据的表示和运算 主要内容： （一）?数制与编码 1.???进位计数制及其相互转换 2.???真值和机器数 3.???BCD?码 4.???字符与字符串 5.???校验码 （二）?定点数的表示和运算 1.???定点数的表示 ：无符号数的表示；有符号数的表示。 2.???定点数的运算 ：定点数的位移运算；原码定点数的加/减运算；补码定点数的加/减运算；定点数的乘/除运算；溢出概念和判别方法。 （三）?浮点数的表示和运算 1.???浮点数的表示 ：浮点数的表示范围；IEEE754?标准 2.???浮点数的加/减运算 （四）?算术逻辑单元?ALU 1.???串行进位加法器和并行进位加法器 2.???算术逻辑单元?ALU?的功能和机构 ALU部件是运算器中的主要组成部分，又称为多功能函数发生器，主要用于完成各种算术运算和逻辑运算。 ALU的算术运算部件包含加法器、减法器、乘法器、除法器、增量器（+1）、减量器（-1）、BCD码运算器等组件。 ALU的主要工作是根据CPU的指令要求执行各种指定的运算，如加法、减法、乘法、除法、比较、逻辑、移位等操作。 2.4 算术逻辑单元ALU 一位半加器 实现两个一位二进制数相加的电路，称为半加器。半加器有两个输入端（被加数和加数），两个输出端（和与进位） A B S C 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 2.4.串行进位加法器和并行进位加法器 半加器逻辑表达式 半加器的逻辑表达式如下 和： S=A ⊕ B 进位：C=AB 用一个异或门和一个与门 即可实现半加器。 A B S C 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 一位全加器 当多位二进制数据相加时，对每一位而言，除了有被加数和加数之外，还有从低位送来的进位，考虑到进位的加法器称为全加器。 全加器真值表 A B Ci Si Co 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 全加器逻辑表达式 A B Ci S Co 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 逻辑表达式 S=ABCi+ABCi +ABCi+ABCi Co=ABCi+ABCi +ABCi+ABCi 化简 S=A⊕B⊕C C=AB+BCi+ACi 全加器电路的实现 S=A⊕B⊕C Co=AB+BCi+ACi A B A A B B S S S n位串行进位加法器 多位二进制数据的加法可用多个全加器来完成。 参加运算的两组数据并行加入，进位信号串行传递，称为n位串行进位加法器，或波形进位加法器。 S S S S S S S S 以 4 位全加器为例，每一位的进位表达式为 C0 = G0 + P0C-1 C1 = G1 + P1C0 C2 = G2 + P2C1 C3 = G3 + P3C2 = G0 ? P0C-1 4 位 全加器产生进位的全部时间为 8Py n 位全加器产生进位的全部时间为 2nPy C3 P3 P2 P1 P0 C2 C1 C0 C-1 G3 G2 G1 G0 设与非门的级延迟时间为Py 进位产生函数：Gi= Ai Bi 进位传递函数：Pi = Ai+Bi 则 Ci = Gi + Pi Ci-1 串行进位加法器的特点 串行进位加法器，逻辑电路比较简单； 但是最高位的加法运算，一定要等到所有低位的加法完成之后才能进行，低位的进位要逐步的传递到高位，逐级产生进位，因此运算速度比较慢。 并行进位加法器 加法器的最长运算时间主要是由进位信号的传递时间决定的，而每个全加器本身的求和延迟只是次要因素。很明显，提高并行加法器速度的关键是尽量加快进位产生和传递的速度。 并行加法器可以同时对数据的各位进行相加，一般用n个全加器来实现2个操作数的各位同时相加。其操作数的各位是同时提供的. 并行先行（超前）进位链 n 位加法器的进位同时产生 以 4 位加法器为例 C0 = G0 + P0C-1 C1 = G1 + P1C0 C2 = G2 + P2C1 C3 = G3 + P3C2 = G1 + P1G0 + P1P0C-1 = G2 + P2G1 + P2P1G0 + P2P1P0C-1 = G3 + P3G2 + P3P2G1 + P3P2P1G0 + P3P2P1