- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
第8章组合逻辑电路
第8章 数字电路 8.1 基本门电路 1. 模拟信号 3. 晶体管的开关作用 (1). 二极管的开关特性 (2). 三极管的开关特性 8.1.2 逻辑门电路 1. 基本逻辑关系 (1). “与”逻辑关系 (2). “或”逻辑关系 (3). “非”逻辑关系 2. 基本逻辑门电路 (2) “与” 门电路 (2) “与” 门电路 (3) “或” 门电路 (3) “或” 门电路 (4) “非” 门电路 8..1.3 复合门电路 二. 三态输出“与非”门 3. 三态 与非门 8.2 组合逻辑电路 1. 常量与变量的关系 三. 逻辑函数的化简 1.用 “与非”门构成基本门电路 8.2.2 组合逻辑电路的分析与综合 1. 组合逻辑电路的分析 8.2.3 组合逻辑电路的设计 一. 加法器 8.2.4 中规模组合逻辑电路的应用 一. 加法器 1. 半加器 2. 全加器 二. 编码器 2. 二 – 十进制编码器 三. 译码器和数字显示 CT74LS139型译码器 2. 二-十进制显示译码器 (4) 逻辑图 Y C B A 0 1 1 0 0 1 1 1 1 1 0 1 0 1 0 例 2: 某工厂有A、B、C三个车间和一个自备电站,站内有两台发电机G1和G2。G1的容量是G2的两倍。如果一个车间开工,只需G2运行即可满足要求;如果两个车间开工,只需G1运行,如果三个车间同时开工,则G1和 G2均需运行。试画出控制G1和 G2运行的逻辑图。 设:A、B、C分别表示三个车间的开工状态: 开工为“1”,不开工为“0”; G1和 G2运行为“1”,不运行为“0”。 (1) 根据逻辑要求列状态表 首先假设逻辑变量、逻辑函数取“0”、“1”的含义。 逻辑要求:如果一个车间开工,只需G2运行即可满足要求;如果两个车间开工,只需G1运行,如果三个车间同时开工,则G1和 G2均需运行。 开工 “1” 不开工 “0” 运行 “1” 不运行 “0” (1) 根据逻辑要求列状态表 0 1 1 1 0 0 1 0 1 0 0 0 1 1 0 1 1 0 1 0 0 1 0 1 0 0 1 1 1 0 0 1 1 0 1 1 1 0 0 0 A B C G1 G2 (2) 由状态表写出逻辑式 A BC 00 1 0 01 11 10 1 1 1 1 或由卡图诺可得相同结果 (3) 化简逻辑式可得: 1 0 1 0 0 1 0 1 0 0 1 1 1 0 0 1 1 0 1 1 1 0 0 0 0 1 1 1 0 0 1 0 A B C G1 G2 1 0 0 0 1 1 0 1 (4) 用“与非”门构成逻辑电路 由逻辑表达式画出卡诺图,由卡图诺可知,该函数不可化简。 A BC 00 1 0 01 11 10 1 1 1 1 (5) 画出逻辑图 A B C A B C G1 G2 1. 二进制 十进制:0~9十个数码,“逢十进一”。 在数字电路中,常用的组合电路有加法器、编码器、译码器、数据分配器和多路选择器等。下面几节分别介绍这几种典型组合逻辑电路的基本结构、工作原理和使用方法。 在数字电路中,为了把电路的两个状态 (“1”态和“0”态)与数码对应起来,采用二进制。 二进制:0,1两个数码,“逢二进一”。 加法器: 实现二进制加法运算的电路 进位 如: 0 0 0 0 1 1 + 1 0 1 0 1 0 1 0 不考虑低位 来的进位 半加器实现 要考虑低位 来的进位 全加器实现 半加:实现两个一位二进制数相加,不考虑来自低位的进位。 A B 两个输入 表示两个同位相加的数 两个输出 S C 表示半加和 表示向高位的进位 逻辑符号: 半加器: CO A B S C ? 半加器逻辑状态表 A B S C 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 逻辑表达式 逻辑图 =1 . . A B S C 输入 Ai 表示两个同位相加的数 Bi Ci-1 表示低位来的进位 输出 表示本位和 表示向高位的进位 Ci Si 全加:实现两个一位二进制数相加,且考虑来自低位的进位。 逻辑符号: 全加器: Ai Bi Ci-1 Si
文档评论(0)