低介电常数介质膜对器件封装工艺地影响和封装工艺地优化.pdf

r’’’。。。1。。。’。。。。’。’。。。。。。____●__-。。。。。’’。。。。。。。。。。____。。。。●-。。。。。。。。。’。’。。。。’。’。’。。。。。’’。。。。。。。。。。。。’’。’。。。。。。。。。1。’。。。。’。。。’。。。。。。—。。7———————————————————一—— v w 09 D“P“-I。。,DP-I。：：：_…。。／d’……¨ ；‘善·’：：：?t?；‘孑：’I：：I+≥=一“SZ。j?：H I，’ 三’’唑：oAm ‘巩伸肛”瞿 ；”．仲一竺—坚一9羼疆肆鹣：；戮盈鲤翳碉 ，’…4…舟‘巴虹节哆‘ i+理 ¨l耵 !塑 瞬 l “{+ 一鬈胡 j鼍生竺竺∑’!一～ _ n。瑚 ∞ 辅 窖!。*【。：一k_，’屯，。黛 c卅却由m审， i艏‘花’_霸田瞬琵rVl睡，毒扩‘蛩：f，。秘：翟 。一*埘¨舶一’*m ，‘f ， t6矗匿：嚣毯醚釜淤按叠置盏端三黧：强：=绶4翻 ‘p…一ot，r栉·鹏，珂 ¨ 7-}¨‘J 5j 4 7 l·j圈醴勰潮鼙粥 ～…f●uV……～ +诈t一，- ：‘w”，……日 ’ij_I口，- 2，■用豳嘲圈■ 一塑垫i竺‘!!‘掣。． 』 竹1 矗 茑 铂 …粕n；’电 ” - ……一一㈡：’： ●，弼嬲螗嘲F—缴㈣’j嚣群：=．碍嚣镕y：瑚 3．， 。却r巾一；一Jia石而矗r] 一一霸瞳五硝墨粉筠2，翌i黔：__二二尹鬟黟疆 ‘±口二“㈨ ～～一……一…一 葛 蕾 蕾 ■ 柚 蕾 矗 置：I} 廿“叽一‘9h一¨i栅、埘^』 址山，‘n叫哪∽，^dtg¨脯’ ”， 饕 箱 牡 }∞ 格 ∞ 艟 鼙一 “‘“—。～P’““_一“：_：m}m。_{Ⅲ_ m ●∞ -’ … 一．一一．一一…一一J V删枷彳时舢!口吖 靠； 嚣 ∞ 靠 ：并 x ％ ” y，-h■r一…nt槲 H 私 轴 ¨ 列 冀 拍 聊i‰m№M， ．Ⅲ’mJⅢ m㈨Ⅲ∞ 表1一I—i：半导体集成电路光刻技术发展路线图 最近ITRS发表的发展线路图如图l一1—2所示： 图l—l--2：ITRS发展线路图 随着技术节点的不断跟进，门延迟时间在4i断降低。然而，互连延迟却随着 集成电路技术节点的跟进而提高。 当技术节点缩小到250nm以下时，互连延迟将首次超过门延迟。而对于图1 一l一2中所示的LowK材料，两种延迟的交叉点在130nm技术节点。 对于130nm技术节点，当用LowK材料取代二氧化硅作为注入式激光二极