基于Verilog HDL及AES加密电路设计.doc

毕业设计报告(论文) 基于Verilog HDL的AES 加密电路设计 所属系 电子工程系 专 业 电子科学与技术 学 号 姓　　名 张 学 敏 指导教师 王 刚 起讫日期 2014.02 --- 2014.05 设计地点 东南大学成贤学院 毕业设计报告（论文）诚信承诺 本人承诺所呈交的毕业设计报告（论文）及取得的成果是在导师指导下完成，引用他人成果的部分均已列出参考文献。如论文涉及任何知识产权纠纷，本人将承担一切责任。 学生签名: 日 期: 基于Verilog HDL的AES加密电路设计 摘 要 现在的信息化社会，计算机技术正飞速地朝着快速、便携方向发展，这就意味着电子形式的数据及个人信息正逐渐被我们广泛使用。因此，网络信息安全这个名词逐渐进入人们的眼球。如何才能保证私密信息不被外界窃取已经成为现在学者们研究的重点项目。 本课题正是在这样的背景下提出的，目的是基于Verilog HDL设计一个AES加密电路。课题完成过程中的主要内容包括AES加密算法的原理分析和优化设计，以及后续的硬件实现。设计AES加密电路的核心就是AES加密算法的实现。因此，本文先对AES算法的原理进行了介绍，包括S-盒、行列混合变换及AES流水线结构等。其次，本文将AES加密电路进行了模块划分，就Verilog HDL描述及Modelsim仿真作了一一介绍。最后给出了用SYNOPSYS的DC和ASTRO进行自动布 Abstract Nowadays , the computer technology is in a rapid development in the direction of fast and portable in the information society . This means that the electronic form of data and personal information is widely used by us . Therefore , the network information security has aroused people’s attention . The way of how to keep the private information away from the outside world to steal has became the focus of the scholars study now . This topic is put forward in the background I mentioned before in purpose that design a circuit of AES encryption based on Verilog HDL . There are serval tasks to be done according to the subject , including the principle of AES encryption algorithm in the process of analysis and the subsequent hardware implementation . Firstly , the core of the design of AES encryption circuit is the implementation of AES encryption algorithm . Therefore , this article introduces the principle of AES algorithm , including the S-box 、shiftrows、mixcoloumns and AES line ranks , etc . Secondly , this paper compared the AES encryption circuit module partition and introduced Verilog HDL description and Modelsim simulation one by one . Finally