基于FPGA的光纤通信系统研究.docVIP

基于FPGA的光纤通信系统研究 　　摘 要：针对传统通信系统传输损耗高、抗干扰能力弱的不足，以及传统1B/2B编码难以满足光纤通信的要求，本文融合光纤通信和FPGA可编程技术，设计了基于FPGA的光纤通信系统。重点研究了直流平衡8B/10B编、解码技术及其FPGA实现，并对编解码器进行了验证。最后通过系统仿真及测试，验证了系统功能正确，实现了数据在光纤介质中可靠传输。 　　关键词：光纤通信；FPGA；数据传输；编码 　　随着信息化步伐逐渐加快，光纤通信技术已成为现代通信的重要支柱。光纤通信具有传输损耗低、传输频带宽、抗电磁干扰等优点，光纤传输损耗几乎比同轴电缆低三个数量级，并且在整个频段内其损耗对于任何调制信号都相同，因此光纤成为一种理想信号传输媒介[1]。FPGA具有时钟频率高，内部时延小，运行速度快的特点，适于大数据量的高速传输控制[2]。目前，在高速光纤通信中还多采用专用的ASIC 芯片，FPGA的可编程特性，具有ASIC 芯片无法比拟的优越性[3]。因此，本文融合光纤通信和FPGA可编程技术，对基于FPGA的光纤通信系统进行研究，这具有重要现实意义。 　　1 系统总体设计 　　系统主要由时钟模块、8B/10B编解码器模块、串并转换模块和光发收模块组成，主要功能框图如图1 所示。在发送端，并行数据由系统控制送入8B/10B编码器，编码后的10位并行信号经并串转换串行化后差分输出，再由光发送接收模块转换为光信号送入光纤传输介质。在接收端，光接收模块把将接收到的光信号还原回电平信号，时钟恢复模块从串行信号中提取时钟信息，完成最佳采样。串并转换模块将串行信号转换成10位并行数据，然后通过字符边界校准模块调整字边界，再经解码还原为正确的8位数据。 　　2 直流平衡8B/10B编解码的FPGA 实现 　　传统1B/2B编码帧之间不可避免出现长0长1，此种高低电平的跳变速率使得接收的光纤信号等效为高阻态导致没有信号，难以满足光纤传输要求。此外，?码中一旦有传输错误易产生错误累积。 　　8B/10B 编码作为高性能的串行数据编码标准，其主要思想是利用映射机制将一个字节宽度的数据转化为10位宽度的字符，具有直流平衡特性[4]。该编码规定位流中0或1的最大游程长度值不能大于5，使得传输过程有足够高的信号变换频率，保证串行数据在接收端被正确还原，可附用特殊码（K码）进一步确保数据复原。另外，可在早期发现数据位传输错误以抑制错误累积[5]。因此，这些特性使得8B/10B编码特别适合光纤介质的连接和信息传输。 　　2.1 直流平衡8B/10B编码实现 　　通信适配接口的输入由单字节数据、控制信号以及时钟信号组成。输入的8bit数据（HGFEDCBA）编码时，将低5位（EDCBA，用x表示）经5B/6B编码成为6 bit（iedcba）码字，高3位（HGF，用y表示）数据经3B/4B编码成为4 bit（jhgf）码字，进而组合得到10 bit码字（abedeifghj）。在8B/10B编码中，包括普通数据字符（用Dxy表示）和特殊控制字符（用Kxy表示）。极性偏差RD（Running Disparity）作为8B/10B编码中重要的概念，是维持编码直流平衡的核心。用RD+表示编码结果中0的大于等于1的个数，用RD-来表示编码结果中1的个数大于等于0的个数。disp表示编码结果中1和0的个数差，4bit编码码组中，disp为0时则为完美平衡码。 　　8B10B编码顶层原理图如图2所示。数据分离模块将输入8bit数据拆成高3bit、低5bit，同时将整体8bit分别输出。特殊符号编码模块完成特殊控制符号Kxy编码，输出当前编码不均等性disp_k （apos；0apos；均等，apos；1apos；不均等）。5B/6B编码模块完成5B到6B的编码，输出当前编码不均等性disp_6，其中IsS表示出当前编码是否为5B码。3B/4B编码模块完成3B到4B的初步编码，输出当前编码不均等性disp_4，其中IsOne表示当前编码是否为单值输出，用于合成10B码时判断4B码是否取反。3B/4B编码调整模块根据disp_6和IsOne判断当前3B4B编码输出是否需要反转和调整。RD控制模块将编码后的10 bit数据进行选择输出，同时根据前3个模块输送来的disp_6、disp_4及disp_10来更新当前RD值以反馈到下一轮RD的输入。 　　8B/10B编码器仿真波形如图3所示，可知8bit数编码成为10bit数据1101100100。输入特殊控制码被编码为1011100100。编码结果与查码表一致，表明该编码器实现了正确编码。 　　2.2 直流平衡8B/10B解码实现 　　解码模块顶层原理图如