超大规模集成电路设计导论》第6章 电路参数计算.pptVIP

* * 第六章 电路参数计算 清华大学计算机系 第一节 信号传输延迟 数字电路的延迟由四部分组成： 门延迟 连线延迟 扇出延迟 大电容延迟 一、CMOS门延迟： 门延迟的定义 本征延迟 上升时间tr：输出信号波形从“1”电平的10%上升到90%需要的时间。即：V0：10%~90%Vdd。 下降时间tf：输出信号波形从“1”电平的90%下降到10%需要的时间。即：V0：90%~10%Vdd。 延迟时间td：输入电压变化到50%Vdd的时刻到输出电压变化到50%Vdd时刻之间的时间差。 1、下降时间： 设：输入波形为理想脉冲 Cl上的电压从0.9Vdd下降到Vdd-Vtn过程中，N管工作在饱和区 Cl上的电压从Vdd-Vtn下降到0.1Vdd过程中，N管工作在线性区 根据放电电流的瞬态方程： CMOS反相器下降时间为： 设：Vtn=0.2Vdd Vdd=5v 2、上升时间： 由充电电流的瞬态方程： CMOS反相器的上升时间为： 设：|Vtp|=0.2Vdd 如果两管尺寸相同： 时， 有： 3、延迟时间：通常假设输入信号为理想的阶跃信号的情况下，计算门的平均延迟时间：