- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
——电压表
【课题】电压表
【设计要求】
设计一个量程可变的数字电压表,用3个LED数码管显示,电压表量程为0~200mV(显示0~200mV)、200mV~2V(显示0.2V~2V)。
【设计原理】
一、实验电路图
工作原理
如上图所示,实验中主要用到的芯片有运算放大器、继电器、ADC0832、8951单片机及其外围设备。电压表的量程为两档,0~200mV和200mV~2V。其相对应的运放的放大增益是25倍和2.4倍,这样即使是最大的输入其通过运放后的输出电压都会小于5V,其通过限幅电路后电压均为其真实值。然后模拟输入电压由AD0832输入,经过模数转换后送给单片机。由p0口输出字形,同时由p1.4的电平控制74LS573的锁存和直通状态。P1.5、p1.6、p1.7控制字位。P1.2控制继电器的工作状态,当P1.2低电平时,三极管工作在截止状态,继电器线圈无电流通过,继电器处于常闭状态,那么相对应的运放的放大增益为25倍。而当P1.2为高电平时,三极管工作在饱和状态,继电器线圈有电流通过,产生电磁力将继电器的开关吸到常开状态,其对应的放大增益即变为2.4倍。对于一个模拟输入,现将其放大2.4倍,然后由AD输入并相应转化,如果它的输出要是小于0.5V,也就是19H,则选择此档位是不精确的,也说明此时的输入电压介于0~200mV之间。那么我们就需要让P1.2置低电平,将相应的放大倍数改成25以提高转换精度。若其满足相应的条件则直接将其转换成BCD码并直接送数显示即可。
实验中用到了模数转换器ADC0832,其引脚图如右图所示,ADC0832是8位逐次逼近型A/D转换器, 单一正5V电源供电,为片选, CLK提供串行输入/输出时钟信号,DO用于串行数字输出,CHO和CHl为双通道模拟输入端, 它可用软件设定为单端或差分输人。在差分方式中,通道口地址的选择由DI逐位输入,GND是数字、模拟公共地,()为芯片电源、参考电压公共端。
为低电平时启动转换,使所有逻辑电路使能,此时DO端为高阻,DI端等待指令,在整个转换过程中必须置为低。然后使DI端输入第一个逻辑高电平表示起始位,ADC0832的输入配置在多路器寻址时序中进行,多路器地址通过DI端移入转换器,多路器地址选择模拟输入通道。DI端的数据移入多路器地址移位寄存器是在每个时钟的上升跳变时发生的,因此每次向DI端置入一位数据时,在CLK端输出一个从0到1的跳变。然后CLK端输入第2个、第3个脉冲进行通道选择,第3个脉冲的下降沿开始转换,DI端转为高阻状态,DO端脱离高阻状态,CLK端输入第4个脉冲的下降沿开始读取DO端的一位数据,依次类推,从第4个到第11个脉冲共读取8位数。ADCO832在输出端以最高位(MSB)开头的数据流后,又以最低位(LSB)开头重输出一遍数据流,最低位共用。这样便实现了AD转换,其转换后的数字量输入到8951。
ADC0832工作时序图如下所示:
程序流程图
程序
ORG 0000H
MAIN: CLR P1.2 ;初始化
SETB P1.4 ;P1.4置1,使74HC573工作
TEST:
MOV SP,#60H
ACALL DELAY ;调用延时程序
ACALL CONV ;调用AD转换程序
ACALL JUDGE ;调用BCD转换程序
ACALL DISPLAY;调用显示程序
LJMP TEST
CONV:
SETB P3.0 ;初始化通道选择
CLR P3.2
NOP
NOP
CLR P3.3 ;拉低/CS端
NOP
NOP
SETB P3.2 ;拉高CLK端
NOP
NOP
CLR P3.2 ;拉低CLK端,形成下降沿
SETB P3.0
NOP
NOP
SETB P3.2;拉高CLK端
NOP
NOP
CLR P3.2 ;拉低CLK端,形成下降沿2
CLR P3.0 ;1-0选择1通道
NOP
NOP
SETB P3.2 ;拉高CLK端
NOP
NOP
CLR P3.2 ;拉低CLK端,形成下降沿3
SETB P3.0
NOP
NOP
MOV R7,#8
文档评论(0)