微机原理第四章 16位微处理器.ppt

直接寻址的执行 8086／8088 CPU中各单元之间以及与外设的数据交换，都是通过总线来进行的。总线周期有两种情况，即总线读周期及总线写周期。 (1) T1状态 M/IO: 当 CPU 准备开始一个总线读周期时，用 M/IO 信号指出当前执行的读操作是从存储器读，还是从I/O 端口读。M/IO 信号的有效电平一直保持到整个总线周期的结束。 AD7～AD0, A8 ～ A15, A19/S7～A16/S3: 在 T1 状态，CPU 经地址/数据复用线 AD7～AD0, A8 ～ A15 ，地址/状态复用线 A19/S7～A16/S3 发出20位地址信息。 BHE, ALE: 发出地址信息的同时 BHE 和 ALE 控制信号有效。 BHE 信号用来表示高位数据线上的信息可以使用，用该信号作为奇地址存储体的选择信号，配合地址信号来实现对存储单元的寻址。 ALE 信号作为地址锁存信号，启动锁存器 8212，在 ALE 信号下降沿将20位地址和BHE 信号锁存。从而把地址信息和状态信息分开。 (2) T2状态 A19/S6～A16/S3:在T2状态时，A19/S6～A16/S3 上的地址信号消失，而出现 S6～S3 状态信号，这些状态信号保持到读周期结束，状态信号用来表明当前正在使用哪一个段寄存器，指示可屏蔽中断允许标志 IF 的状态，以及表明8086 CPU当前是连在总线上。 AD7～AD0, A8 ～ A15 :变成高阻状态，为读入数据作准备。 RD :有效信号为由高电平变成低电平，送至存储器或I/O端口，开始从被选中的存储单元或I/O端口读取数据。 DEN :也变成低电平有效信号，启动收发器8286，与在T1状态时已有效的DT/信号一样，做好了接收来自存储器或I/O端口的数据。 (3) T3状态 AD7～AD0, A8 ～ A15 ：若存储器或 I/O 端口已做好数据准备而不需要等待状态时，在T3期间将数据放到数据总线上，在T3结束时，CPU从AD7～AD0, A8 ～ A15上读取数据。 (4) TW状态 若存储器或 I/O设备来不及把数据放到数据总线上，则发出一个低电平信号到CPU的READY端，使 CPU 在 T3 和 T4 之间插入一个或几个TW状态等待存储器或I/O端口的数据。 8086 CPU这时的工作过程是： 在T3状态开始测试READY引脚信号，若发现为高电平，则表示存储器或 I/O 端口能按时将数据送上数据总线，T3 状态之后即进入 T4 状态； 若测试到READY为低电平，则在T3状态结束后，不进入T4状态，而插入一个或几个TW状态，在每个 TW状态开始，CPU都测试READY线，只有发现它为高电平后，才在该TW结束后进入T4状态。 ????在最后一个TW状态，数据已经出现在数据总线上。所以，在最后一个 TW 状态中，总线的动作和基本总线周期中 T3 状态所完成的动作完全一样。而在其他的 TW 状态，所有控制信号的电平和 T3 状态的一样，但数据尚未出现在数据总线上。 (5) T4状态?? ?? 所有引脚：恢复T1前状态。在T4状态和前一个状态交界的下降沿处，CPU 对数据总线进行采样，读取数据。 图 最小组态下的总线写周期时序： 2. 8086 CPU最小模式下的总线写周期 (1) T1状态 ??首先使M/IO控制信号有效，指明是对存储器还是对 I/O 接口进行操作。此有效电平一直保持到T4 状态才结束。 同时由 A19/S6～A16/S3 和 AD15～AD0 的复用引脚发出将要访问的存储单元或 I/O 接口的20位地址。 发出地址锁存信号 ALE。ALE 的下降沿对地址信号进行锁存，同时也对 M/IO 信号和BHE 信号进行锁存。 使 BHE 信号有效，作为存储体的体选信号，配合地址信号实现对奇地址存储单元的寻址。 使控制数据收发器方向的信号 DT/R信号为高电平，指出将要传送的数据流方向，收发器8286发送数据，进行写操作。 (2) T2状态 由 AD15～AD0 复用引脚发出将要写到存储单元或 I/O 端口的16位数据，此数据一直保持到 T4 状态的中间。 WR引脚发出写信号，该信号送到存储器或 I/O 接口，并保持到T4 状态的中间。此时写操作已准备就绪，只等待将数据写入存储单元或I/O接口。 (3) T3状态 CPU也将在 T3 上升沿测试 READY 信号，若 READY 为低电平，则表明将访问的存储单元或 I/O 接口未准备好接收数据，CPU将在 T3 与 T4 状态之间插入 TW 等待状态，以等待存储器或I/O 接口做好准备工作。 如果测试到 READY 为高电平，则在 T3 和 T4 状态交接处，或是 TW 与 T4 状态交接处将数据写入存储单元