计算机组成与结构第五版第2章 计算机的逻辑部件.ppt

第2章 计算机的逻辑部件 数字集成电路是计算机功能实现的一种重要的物理基础。 本章介绍计算机常用的构成逻辑部件的集成电路。 第2章 计算机的逻辑部件 2.1 计算机中常用的组合逻辑电路 2.2 时序逻辑电路 2.3 阵列逻辑电路 2.1 计算机中常用的组合逻辑电路 如果逻辑电路的输出状态仅和当时的输入状态有关，而与过去的输入状态无关，称这种逻辑电路为组合逻辑电路。 常见的组合逻辑电路有： 三态电路 异或门 加法器 算术逻辑单元 译码器 数据选择器 2.1 计算机中常用的组合逻辑电路 2.1.1 三态电路 2.1.2 异或门及其应用 2.1.3 加法器 2.1.4 算术逻辑单元 2.1.5 译码器 2.1.6 数据选择器 2.1.1 三态电路 三态电路是一种重要的总线接口电路，在数字系统中得到了广泛的应用。 所谓三态，是指正常0态、正常1态和高阻态Z。前两种状态由于电路的输出阻抗很低，所以又称为低阻0态和低阻1态。 高阻态是指电路的0、1输出级都是截止的，此时电路的输出呈高阻，所以称它为高阻态。 当接在总线上的三态电路输出为高阻态时，电路在形式上是和总线相连的，但实际上可以看成是和总线“脱开”的。高阻态简称Z态。 2.1.1 三态电路 三态反相门的功能表及逻辑图如图所示： 2.1 计算机中常用的组合逻辑电路 2.1.1 三态电路 2.1.2 异或门及其应用 2.1.3 加法器 2.1.4 算术逻辑单元 2.1.5 译码器 2.1.6 数据选择器 2.1.2 异或门及其应用 异或门的功能表和逻辑图如图： 2.1.2 异或门及其应用 异或门的用途： 可控原/反码输出电路 半加器 数码比较器 奇偶检测电路 2.1.2 异或门及其应用 可控原/反码输出电路 若把异或门的一个输入端作控制端，另一个输入端为数码输入端，由功能表可知： 当控制端为1时，输出为输入的反码； 当控制端为0时，输出为输入的原码。 2.1.2 异或门及其应用 半加器 当两数码Ai，Bi做算术加（称半加）； 只要把Ai，Bi加在异或门的输入端，由异或门功能表可知，输出Yi即半加和。 2.1.2 异或门及其应用 数码比较器 数码Ai，Bi加在异或门输入端，由功能表可知：当Ai＝Bi，则Yi＝0；当Ai≠Bi，则Yi＝1。 如图四位比较器的逻辑图 当A0~3 ＝B0~3 ，F=0； 当A0~3 ≠B0~3 ，F=1。 2.1.2 异或门及其应用 奇偶检测电路 由异或门的功能表可知，当两输入Ai，Bi包含奇数个1时，Yi＝1；否则，Yi＝0。 图中为八位奇偶检测电路 当A0~7包含奇数个1时，F=1； 当A0~7包含偶数个1时，F=0. 2.1 计算机中常用的组合逻辑电路 2.1.1 三态电路 2.1.2 异或门及其应用 2.1.3 加法器 2.1.4 算术逻辑单元 2.1.5 译码器 2.1.6 数据选择器 2.1.3 加法器 加法器是计算机基本运算部件之一。 不考虑进位输入时，两数码Xn，Yn相加称为半加。 半加和Hn的表达式： 半加器的功能表和逻辑图： 2.1.3 加法器 Xn，Yn及进位输入Cn-1相加称全加 由表可得全加和Fn和进位输出Cn的表达式： 全加器还可用两个半加器来形成。Fn是Xn、Yn相加再和Cn-1相加的结果： 2.1.3 加法器 2.1.3 加法器 将n个全加器相连可得n位加法器（图），但其加法时间较长。 这是因为其位间进位是串行传送的，本位全加和Fi必须等低位进位Ci-1来到后才能进行，加法时间与位数有关。 2.1.3 加法器 解决办法之一是采用“超前进位产生电路”来同时形成各位进位，从而实现快速加法。我们称这种加法器为超前进位加法器。 超前进位产生电路是根据各位进位的形成条件来实现的。 只要满足下述两条件中任一个，就可形成C1： X1，Y1均为“1”； X1，Y1任一个为“1”，且进位C0为“1”。 C1的表达式为： C1 = X1Y1 + (X1+Y1)C0 2.1.3 加法器 只要满足下述条件中任一个即可形成C2： X2，Y2均为“1”； X2，Y2任一为“1”，且X1，Y1均为“1”； X2，Y2任一为“1”，同时X1，Y1任一为“1”，且C0为“1”。 可得C2表达式为：C2 = X2Y2 + (X2+Y2)X1Y1 + (X2+Y2)(X1+Y1)C0 2.1.3 加法器 同理，可有C3，C4表达式： C3 = X3Y3 + (X3+Y3)X2Y2 + (X3+Y3)(X2+Y2)X1Y1 + (X3+Y3)(X2+Y2)(X1+Y1)C0 C4 = X4Y4 + (X4+Y4)X3Y3 + (X4+Y4)(X3+Y3)X2Y2