基于fpga的高速串行码流接收器 high speed serial stream receiver based on fpga.pdfVIP

第14卷　 第3期 纳　 米　 技　 术　 与　 精　 密　 工　 程 Vol.14　 No.3 　 2016年5月 Nanotechnology　 and　 Precision　 Engineering May2016 　 DOI 10．13494/ j.npe 袁建富,颜　 晗,华　 波,等.基于FPGA 的高速串行码流接收器 [J]. 纳米技术与精密工程,2016,14(3):196-200. Yuan Jianfu,Yan Han,Hua Bo,et al. Research of high speed serial stream receiver based on FPGA [J]. Nanotechnology andPrecisionEngineering,2016, 14(3):196-200 (in Chinese). 基于FPGA 的高速串行码流接收器 1 2 2 1 1 1 1 1 袁建富 ,颜　 晗 ,华　 波 ,蒋佳佳 ,段发阶 ,李彦超 ,薛　 俊 ,袁文澹 (1.天津大学精密仪器与光电子工程学院,天津300072;2.中国船舶工业系统工程研究院,北京 100094) 摘　 要:数据的串并转换与字节对齐是高速串行数据通信的一个重要环节.为了使串并转换后输出的并行数据是 一个完整字节,设计了一种基于FPGA 的高速数据串并转换及字节对齐方法. 首先在数据中嵌入8B/ 10B编码中的 K28．5 同步码,然后将数据串化发送.用VerilogHDL语言设计了串并转换模块和码形检测模块. 串并转换模块负责 产生并行时钟并将串行数据并行化后进行输出.实现了1∶10 的串并转换以及并行数据字节比特偏移的检测和调 整的功能.通过对不同传输速率下的数据进行实验验证,结果表明,该方案能满足高速串行数据通信的要求,减少 了硬件电路的设计复杂程度. 关键词:串并转换;字节对齐;FPGA;8B/ 10B编码 中图分类号:TP391　 　 　 文献标志码:A　 　 　 文章编号:1672-6030(2016)03-0196-05 High Speed Serial Stream Receiver Based on FPGA 1 2 2 1 1 1 1 1 Yuan Jianfu ,Yan Han ,Hua Bo ,Jiang Jiajia ,Duan Fajie ,Li Yanchao ,Xue Jun ,Yuan Wendan (1. School of Precision Instrument and Opto-Electronics Engineering,Tianjin University,Tianjin300072,China; 2. Systems Engineering Research Institute of CSSC,Beijing 100094,China) Abstract:The serial-to-parallel conversion and byte alignment of data isan important step in high speed serial communication. Inordertomeettherequirementthattheoutputparalleldataafter serial-to-parallel conversion is a complete byte,a high speed data serial-to-p