第9章节 逻辑代数及逻辑门电路.pptVIP

复合门电路 与非门 逻辑符号 逻辑式 ＆ 1 A B F ＆ A B F 或非门 A B ≥1 F 1 A B F ≥1 ＆ ＆ 1 ≥1 A B C D F 与或非门 F = AB+CD F = AB ＆ ≥1 A B C D F =1 A B F = AB +AB 异或门 同或门 =1 A B F = AB+AB 参见教材 P306 # 9.3 功能表 三态门的符号及功能表 功能表 三态门电路 使能端高电平起作用 使能端低电平起作用 工作时，E1、E2、E3分时接入高电平，将不同数据（A、B、C）分时送至总线。 三态门主要作为TTL电路与总线间的接口电路 三态门的作用？？？ # 9.3 A B F 符号 EN A B F 符号 EN EN E1 E2 E3 公用总线 ０ １ ０ A B C ＆ ≥1 A B C D F A B F ≥1 A B F A 1 F A B F A B F ≥1 =1 A B F =1 A B F F = AB F =A+B F = A F = AB F =A+B F = AB+CD = AB +AB = AB+AB A B F 复习 # 9.3 各种门可以有多个输入端 三输入端与门 三输入端或门 A B F C ≥1 A B F C F = ABC F = A+B+C A B F C F = ABC C F = A+B+C ≥1 A B F 还有很多，此处略…….. # 见仿真分析 9.3 9.4 典型集成门电路的结构与特点 以 TTL与非门为例 +5V F R4 R2 R1 3k T2 R5 R3 T3 T4 T1 T5 b1 c1 A B C 360? 3k 750? 100? 结构特点：输入和输出端结构都采用了半导体晶体管，称之为: Transistor— Transistor Logic。 即 TTL电路 一、结构 # 1. 任一输入为低电平（0.3V）时 “0” 1V 不足以让 T2、T5导通 +5V F R4 R2 R1 3k T2 R5 R3 T3 T4 T1 T5 b1 c1 A B C 360? 3k 750? 100? 二、工作原理 三个PN结 导通需2.1V uo=5 -uR2-ube3-ube4 ? 3.4V 高电平！ 逻辑关系：任0 则 1 # +5V F R4 R2 R1 3k T2 R5 R3 T3 T4 T1 T5 b1 c1 A B C “1” 全导通 电位被嵌 在2.1V 全反偏 ?1V 截止 2. 输入全为高电平（3.4V）时 逻辑关系：全1 则 0 输入、输出的逻辑关系式： 饱和 uF =0.3V # 三、TTL与非门的特点： 3. 由三极管构成，可以做成集成电路。 1. 只需一个工作电源 (+5V)。 2. 输出典型值高电平为3.4V、低电平为0.3V。 TTL与非门在使用时多余输入端的处理： 接+5V。 悬空（悬空视为“1”） 输入端并联使用。 一般 UOH ?2.4V UOL ? 0.4V 便认为合格。 阈值电压UT = 1.4V 当只有两个输入信号A、B 时， C为多余端 A B F C +5V # 其它问题 数字集成电路共分两大类： TTL 电路 CMOS电路 Transistor— Transistor Logic CO-Metallic Oxide Semiconductor （互补金属氧化物半导体） TTL 电路 CMOS电路 工作速度高，带负载能力强； 工作电源+5V； 多余端可以悬空，悬空视为“1”。 功耗低，抗干扰能力强； 工作电源+3 ~ 18V； 多余端不可以悬空。 # 第9章 习题解答 9-24 CMOS电路如图所示，已知输入信号的波形，试画出输 出信号 F 的波形。 A 1 F A F ＆ A B F F A B # A B F C 9-26 CMOS电路如图所示，已知输入信号的波形，试写出输 出信号 F 的波形。 ≥1 A B F A F A B C B F # 小 结 1. 逻辑关系 与 或 非 异或 同或 2. 公理、定理、公式 3. 公式法化简 4. 逻辑函数的最小项 5. 卡诺图 6. 卡诺图化简 7. 化简带约束项的逻辑函数 * 第9章 逻辑代数及逻辑门电路 朱剑芳 制作 第9章 逻辑代数及逻辑门电路 9.1 逻辑代数基础知识 9.2 逻辑函数的化简 9.3 逻辑门电路 9.5 集成逻辑门电路使用中的几个实际问题 9.4 典型逻辑门电路的结构与特点 1845年，英国数学家布尔创立了用符号来表达语言和思维的 逻辑性