半导体封装测试综述.pdf

集成电路封装测试综述 1 概述 作。如下图： 集成电路封装,也称IC封装。狭义 的封装是指利用膜技术和微细加工技 术，将芯片及其他要素在框架或基板 上布置、粘贴固定及连接，引出接线 端子并通过可塑性绝缘介质灌封固定 [1] 构成整体立体结构的工艺 。更广义的 是指封装工程，即将封装体和基板连 接固定，装配成完整的系统或电子设 备，并确保整个系统综合性能的工程。 近年来，我国集成电路封装测试市 场发展迅速，计算机、通信和消费电 图2.1 前段工艺 子等占到整体市场份额的86.5%。智能 终端、宽带通信、云计算、大数据、 互联网、物联网、智能工控、智能电 网、智能医疗、汽车电子、信息安全、 安防监控、节能环保等新兴市场对集 成电路需求拉动强劲，使集成电路封 装测试业市场规模得到进一步扩大和 迅猛增长。2014年上半年我国集成电 路封测业销售额为584.2亿元，同比增 [2] 长12.6% 。国内外集成电路设计公司 和整机厂对中高端集成电路产品需求 图2.2 后段工艺 明显增加，BGA、WLP、CSP、WLCSP、 FC SIP 2.5/3D TSV 、 、 （ ）等高端先进 归纳起来芯片封装技术的基本流 封装形式的产品市场需求量也越来越 程为：硅片减薄、硅片切割、芯片贴 大。 装、芯片互连、成型技术、去飞边毛 2 封装工艺流程 刺、切筋成型、上焊锡、打码等工艺。 封装流程一般可分为两个部分：用 2.1 硅片减薄 塑料封装之前的工艺步骤为前段操 将从晶圆厂出来的wafer 进行背 作，成型之后的工艺步骤称为后端操 面研磨，减薄晶圆已达到封装的厚度 （8mils-10mils）磨片时需要在正面 的产品上更高效的贴装芯片也是不可 贴胶带保护电路区域如图2.3。目前， 忽视的话题，最近有种新的集成电路 硅片背面减薄技术主要有磨削、研磨、 芯片的贴装方法，此方法所得到的产 干式抛光、化学机械平坦工艺、电化 品省略了长连接导线，确保产品可以 学腐蚀、湿法腐蚀、等离子增强化学 具有极小的物理尺寸，并可以大大降 腐蚀、常压等离子腐蚀等。 低生产成本和增强连接的可靠性，特 [3] 别适合于在制作智能卡模块时所用 。 具体方法如下： （1）准备若干集成电路芯片，集成电 路芯片的背面贴合于一安装胶带的表 面； （2）在集成电路芯片的芯片连接点上 印上导电凸块； 图2.3 硅片减薄 （3）于集成电路芯片的正面贴一胶薄 膜； 2.2 芯片切割