微处理器结构与设计-第6次课-2013-04-03_71708531.pdf

微处理器结构与设计 第6次课 单周期指令 2013年4月3 日 用于LW, SW指令的数据存储器和符号扩展单元 lw $t1,offset_value($t2) sw $t1, offset_value($t2) 要求数据存储器具有 读口和写口， 16位的偏移量需要进行32位扩展 并且需要指定数据单 Sign_extend(offset)+GPR(base)形成数 元的地址 据存储器地址 数据存储器和符号扩展单元 要求数据存储器具有读口和写口， 16位的偏移量需要进行32位扩展 并且需要指定数据单元地址 形成数据存储器地址 Sign_extend(offset)+GPR(base) 转移指令地址形成 Beq $t1,$t2,offset Operation: I: target_offset sign_extend (offset _shifted_2_bit) condition (GPR[rs] = GPR[rt]) I+1: if condition then PC PC + target_offset ( 此时，PC值为指向紧接着branch的下一条指令地址） •比较通用寄存器rs等不等rt •Offset左移两位 •PC值为转紧接着branch的下一条指令 •符号扩展 地址，也即延迟槽的地址 •与当前的PC值相加，形成转移地址 转移指令的操作单元 •比较通用寄存器rs等不等rt •Offset左移两位 •PC值为紧接着branch的下一条指令地 •符号扩展 址，也即延迟槽的地址 •与当前的PC值相加，形成转移地址 PC+4 动作： •比较－－用ALU进行 •PCPC+4 (表明PC的指向） •ALU应提供比较结果,等与不 等的标志位 延迟槽的概念及示例 Loop: load r3,0(r4); Loop: load r3,0(r4); add r1,r1,r3; 转移指令 subicc r2,r2,1; subicc r2,r2,1; addi r4, r4,4; add r4, r4,4; bne r4, r2,loop; bne r2,loop; 延迟槽的指令 nop ; add r1,r1,r3; 总是被执行 store r1, 0(r4);