Chap6 时序逻辑电路的分析和设计.pptVIP

Chap6 时序逻辑电路的分析和设计 本章要求 时序逻辑电路的基本概念 时序逻辑电路的分析方法 同步时序逻辑电路的设计方法 6.3 同步时序逻辑电路的设计方法 时序电路设计也称时序电路综合，是时序电路分析的逆过程。 要求: 根据给定的逻辑功能要求，选择适当的逻辑器件，设计出符合要求的时序电路。 设计的基本指导思想: 用尽可能少的触发器和门电路来实现待设计的时序电路。 本章部分习题及作业讲解 状态合并 (1)中S1和S3状态相同，(2)中S0和S3状态相同。 等价状态: 在原始状态图中，如图有两个或两个以上的状态，在输入相同的条件下，不仅有相同的输出，而且向同一个次态转换，称等价。 6.1.7 已知某同步时序电路含有两个正边沿D触发器，其驱动方程、 输出方程为 输入信号的波形如图题6.1.7所示，设电路的初始状态为00，试画出Q1Q0的波形，并分析其逻辑功能。 解 状态方程为 作状态表 01/1 11/1 01/1 11/1 11 10/1 01/1 10/1 00/1 10 01/0 11/0 01/0 10/0 01 10/0 01/0 10/0 00/0 00 X2X1=10 X2X1=11 X2X1=01 X2X1=00 次态/输出 现态 CP X1 X2 Q0 Q1 计算机仿真验证(基于PROTEL) 1) 用于仿真的电路 2) 仿真结果 为什么会产生尖脉冲? 问题: 如何构成四位二进制异步减计数器? N位又如何? 6.3.1 同步时序逻辑电路设计的一般步骤 由给定的逻辑功能求出原始状态图 状态化简(或状态合并) 状态编码(或状态分配) 选择触发器 求输出方程、各触发器的驱动方程 画逻辑图，检查自启动能力 1. 由给定的逻辑功能求出原始状态图 设计过程的主要步骤说明: 由要求实现的逻辑功能求出对应的状态转换图(原始状态图) ，具体做法是: 1) 分析给定的逻辑功能，确定输入变量、输出变量及该电路应包含的状态，并用字母S0、S1、…表示这些状态。 2) 分别以上述状态为现态，考察自一个输入组合作用下应转入哪一个状态及相应的输出，便可以求得符合题意的状态图。 2 状态化简 目的: 使实现逻辑功能所需的状态数最少(触发器少)。 方法: 合并多余的状态，即等价状态合并。 等价状态: 在原始状态图中，如图有两个或两个以上的状态，在输入相同的条件下，不仅有相同的输出，而且向同一个次态转换，称等价。 例 状态化简 3. 状态编码并画出编码形式的状态图及状态表 状态编码: 每一个状态指定一个二进制代码。 编码原则: 有利于所选的触发器的驱动方程及电路的输出方程的简化。一般可选用自然二进制编码。 根据简化的状态图，画出编码形式的状态图及状态表。 4. 选择触发器的类型及个数 触发器的个数n和电路包含的状态个数M的关系: 2n-1≤M≤2n 5. 求电路的输出方程及各触发器的驱动方程 6. 画逻辑图，并检查自启动能力。 0/0 1/0 0/0 0/0 1/0 1/0 0/1 S0 S1 S3 S2 原始状态图 6.2.2 同步时序电路设计举例 例 设计一个序列脉冲检测器，当连续输入信号110时，该电路输出为1，否则输出为0。 解: 电路有一个输入X，一个输出Z。 (1) 由给定的功能确定电路应包含的状态，并画出原始状态图 需检测的序列长度为3，故最多4个状态 1/0 (2) 状态化简 状态中S0和S3是等价的，因为输入X=0时，输出Z均为0，且次态均为S0; 当X=1时，输出均为0，且次态均为S1。 S0 S2 S1 0/0 1/0 0/0 1/0 1/0 0/1 简化状态图 编码形式的状态图 (3) 状态编码及画编码形式的状态图和状态表 Q1nQ2n Q1n+1Q2n+1/Z X 0 0 0 1 1 1 0 1 01/0 01/0 00/1 01/1 11/0 11/0 (4) 选择触发器 电路用到三个状态，需要2个触发器，可选用双D触发器成双JK触发器。 (5) 确定各触发器的驱动方程及电路的输出方程 列驱动信号及输出信号的真值表 0 X 0 X 0 X X 1 X 1 X 1 0 X 1 X 1 X X 0 X 0 X 0 0 0 1 0 0 0 0 0 0 0 0 0 0 1 1