数字电子A答案.docVIP

《数字电子技术》期末考试（A卷） 标准答案 一 填空（ 每空1分，共11 分） 101)2=( 179.625 )10 (255)10=( FF )16 （11.001）2＝（3.2 ）16 503用8421BCD码表示为（ 0001 1111 0111 ）8421BCD (－1101)2 的补码是（ 10011 ） 逻辑变量只有???1? 、?????0? 两种取值；在正逻辑规定中分别用???高 、??低??? 电平表示。 时序逻辑电路由（ ）两大部分组成 为了保证计数的最大值可达100个，则所需的最少触发器为（ 7 ）个 数字电子技术期末考试试卷（A卷）第1页 共8页 二 得 分 阅卷教师 二 化简题 （ 共30 分） 用公式化简: （10分） 2 y=（10分） 原式＝AB+ABCD++ ? 　　　　 =AB+ 　　　　 =(AB+)C+ 　　　　 =(AB+)C+ =C+ 《数字电子技术》期末考试试卷（A卷）第2页 共8页 3用卡诺图化简下列函数 （10分） 卡诺图: BC A 0 1 1 1 0 0 1 0 《数字电子技术》期末考试试卷（A卷）第3页 共8页 三 得 分 阅卷教师 三、 分析题 （ 共 29分） 1如图电路中，写出表达式，并画出真值表（10分） 解：F的表达式为 F= 真值表如下： A B C F 0 0 0 0 0 1 0 0 1 1 2 0 1 0 0 3 0 1 1 1 4 1 0 0 0 5 1 0 1 1 6 1 1 0 0 7 1 1 1 0 《数字电子技术》期末考试试卷（A卷）第4页 共8页 电路及其波形图如下，试对应画出端的波形。 （9分） 《数字电子技术》期末考试试卷（A卷）第5页 共8页 3 试分析图所示的时序逻辑电路的逻辑功能，写出它的驱动方程、状态方程和输出方程。FF1、FF2和FF3是三个主从结构的TTL触发器，下降沿动作，输入端悬空时和逻辑1状态等效。（10分） 解（1）从图给定的逻辑图可写出电路的驱动方程为： (2)将式（6.2.1）代入JK触发器的特性方程Q*=JQ’+K’Q中去，于是得到电路的状态方程 (3)根据逻辑图写出输出方程为 Y=Q2*Q3 《数字电子技术》期末考试试卷（A卷）第6页 共8页 四 得 分 阅卷教师 四、 设计题（30分） 1 试用八选一数据选择器实现逻辑函数（15分） 2分 D7=D6=D5=1 D4=D3=D2=D1= D0=0 8分 《数字电子技术》期末考试试卷（A卷）第7页 共8页 2用中规模集成记数器74161构成七进制计数器。（15分） 画出状态转换图； 画出连线图。（可直接画在下边图上） 附表1 74161功能表 CP EP ET D3 D2 D1 D0 Q3 Q2 Q1 Q0 × × 0 × × × × × × × × 0 0 0 0 ↑ 1 × 0 × × A B C D A B C D × 1 1 0 × × D0 × × × 保 持 × 1 1 × × × × 0 × × × × ↑ 1 × 1 1 1 × × × × 计 数 （1） （5分） （2） （10分） 《数字电子技术》期末考试试卷（A卷）第8页 共8页1 A1 A0 ST D0 D1 D2 D3 D4 D5 D6 D7 8选1 MUX Y A2 A0 ST D0 D1 D2 D3 D4 D5 D6 D7 8选1 MUX Y A2 A B C Z “1” “0” Q0 Q1 Q2 Q3 D0 D1 D2 D3 74161 CP EP ET CO LD RD 0011 0001 0000 0010 0110 0101 0100 Q0 Q1 Q2 Q3 D0 D1 D2 D3 74161 CP EP ET CO LD RD 1 1 1 0 0 0 0