原创力文档- 1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
- 2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
数字电子电路6_1amp;2.pdf
浙江大学城市学院
第六章 时序逻辑电路
信息与电气工程学院
浙江大学城市学院
6.1 概述
时序逻辑电路—— 有限状态机（finite-state machine）
反馈时序电路 （feedback sequential circuit）
采用 “门电路＋反馈回路”实现记忆功能(简单
双稳态电路(Latch, Flip-flop)
状态机 （state machine）
用触发器构造电路，用时钟控制状态转换
概念：时钟周期、时钟频率、占空比、时钟触发沿
tH tL
CLK 周期：tper 频率：1/tper
t 占空比：t /t
per H per
2 信息与电气工程学院
浙江大学城市学院
时序逻辑电路结构
——状态机结构
下一 状态
输入 状态 激励 存储器 当前状态 输出 输出
逻辑
逻辑
G
F 时钟
激励方程
时钟
信号 驱动方程
组合 下一状态=F （当前状态，输入） 输出方程
电路 输出=G （当前状态，输入）
状态存储器：由激励信号得到下一状态 转移(状态)方程
时钟触发类型: 单(双)边沿, 电平,窄脉冲…
3 目前大多采用D Flip-flop 信息与电气工程学院
浙江大学城市学院
时序逻辑电路分类
同步时序电路 —— 时钟同步状态机
存储元件状态的变化是在同一时钟信号操作下同时发生的
异步时序电路
存储元件状态的变化不是同时发生的
Mealy型
输出信号取决于存储电路状态和输入信号
Moore型
输出信号仅取决于存储电路状态
4 信息与电气工程学院
浙江大学城市学院
下一
输入 状态 激励 状态 当前状态 输出
存储器 逻辑 输出
逻辑
F
文档评论（0）