数字测容仪课程设计.docxVIP

课程设计：数字测容仪学院：核技术与工程学院专业：核工程与核技术班级：参与人员：学号：学期：2016—2017学年第二学期一、摘要电容器在电子线路中得到广泛的应用，它的容值对电路的性能有重要的影响，本次课程设计就是用数字显示的方式对电容的容值进行精确的测量。本设计使用两个555定时器，其中一个555定时器作为时基电路，产生一个1KHz的脉冲信号，通过两片74LS90进行脉冲扩展100倍，得到一个频率为10Hz的脉冲信号，作为时基信号；另一个555定时器搭建成多谐振荡器，通过电容充放电产生固定周期的脉冲，作为计数脉冲；将计数脉冲接到74LS90构成的4位计数器的低位的计数脉冲输入端进行计数，每个74LS90的四个输出端接到数码管进行显示，用置数法对74LS90复位；采用直流稳压为系统提供+5V电压。由于单稳态触发器74LS123的输出脉宽与电容CX成正比，把电容CX转换成宽度为的矩形脉冲，然后将其作为闸门信号控制计数器标准频率脉冲的个数，并送给锁存器，经过CD4511译码后，就可以用数码管显示电容的容值。二、设计内容及要求1、设计一个能测量电容范围为1μF~100μF之间的电容测量仪2、用两个数码管显示3、测量精度要求±10％三、器件选择555定时器2片集成芯片74LS904片集成芯片74LS001片集成芯片74LS1231片集成芯片74LS2731片译码管CD45112片LED数码管2个学生电源1个导线、电容、电阻若干四、设计原理该电路采用电容比较的方法，以已知的标准电容来测量未知的待测电容，即用含有标准电容的555定时器构建的多谐振荡器产生一个频率约为1000Hz的脉冲信号，利用74LS90的十进制计数功能，经过两片74LS90集成芯片对信号进行频率扩展100倍，得到频率为10Hz的脉冲信号S0；另外一个555定时器搭建的含有未知电容CX的多谐振荡器产生一个脉冲信号SX，高电平时间约为1s,低电平时间约为0.25s,将SX送到集成芯片74LS123，得到的信号与开关与非一次送给集成芯片74LS90，将得到的信号送给74LS273的CP端；将信号SX与S0经过一个与非门送给另外两片74LS90芯片，得到的信号经过触发器74LS273，最后用CD4511进行译码显示，得到的数字就是待测电容的容值。含有待测电容CX的多谐振荡器产生信号的周期TX=(R1+W1+2*R2)*CX*ln2含有标准电容C0的多谐振荡器产生信号的周期T0=(R3+W2+2*R4)*C3*ln2如输出有X个高电平，则有:TX=X*T0即(R1+W1+2*R2)*CX*ln2=X*T0得CX=X*T0/(R1+W1+2*R2)*CX*ln2五、各单元电路设计1、555定时器组成的时基电路用555定时器构成的多谐振荡器如右图。多谐振荡器只有两个暂稳态。假设当电源接通后，电路处于某一暂稳态，电容C上电压UC略低于1/3Vcc ，U0输出高电平，V1截止，电源通过R1、R2 给电容C充电。随着充电的进行UC逐渐增高，但只要1/3VccVc2/3Vcc，输出电压U0就一直保持高电平不变，这就是第一个暂稳态。当电容C上的电压UC略微超过2/3Vcc 时(即U6和U2均大于等于2/3Vcc 时)， RS触发器置 0，使输出电压U0从原来的高电平翻转到低电平，即U0=0，V1导通饱和，此时电容C通过R2和V1放电。随着电容C放电，UC下降，但只要1/3VccVc2/3Vcc， U0就一直保持低电平不变，这就是第二个暂稳态。当UC下降到略微低于1/3Vcc时，RS触发器置 1，电路输出又变为U0=1，V1截止，电容C再次充电，又重复上述过程，电路输出便得到周期性的矩形脉冲。2、有待测电容的多谐振荡器的脉冲形成电路原理同上3、锁存器的工作原理74LS273是带有清除端的8D触发器，只有在清除端保持高电平时，才有锁存功能，锁存控制端为11脚CLK，采用上升沿触发。本实验它用于将来自前面74LS90芯片频率扩展的信号保存下来，并传输到74LS47芯片作为译码器的译码信号。4、译码器的工作原理A0~A3：二进制数据输入端BI’：输出消隐控制端LE：数据锁定控制端LT’：灯测试端Ya~Yg：数据输出端VDD：电源正VSS：接地5、电路总体设计图数字式电容测量仪总图六、组装调试过程整个实验在一个面包板上完成，首先按照要求挑选好所需要的器件，熟悉面包板的结构后，考虑好如何布局更省导线，更合理，将集成芯片安装到面包板上，按照总体电路设计图分步连接导线。1、时基电路的调试按电路图连接好时基电路后，用实验箱观察555定时器的3脚输出时是频率为1000Hz的信号，当经过两片74LS90芯片后，在第二片相匹配的11脚可以看到频率约为10Hz的脉冲信号，调节电位器的阻值可以改变其频率。2、脉冲形成电路的