可编程中断控制器8259介绍.ppt

9.4 可编程中断控制器8259 Intel8259芯片的功能 Intel8259可编程中断控制器的功能如下: 能管理8级中断，在不增加其它任何电路的情况下，可用9片8259级联构成64级的主从式中断系统。 具有中断判优逻辑功能，且对任一级中断都可以单独屏蔽或允许。 中断被响应后，能将预置的中断类型号自动提供给CPU。 可通过编程选择其工作方式(可控性) 8259的引脚和内部结构 引脚信号 内部功能 工作过程 9.4.1 8259的引脚和内部结构(一) 1.8259的引脚信号 与微处理器相连的信号 与外部设备相连的信号 用于多片级连的信号 9.4.1 8259的引脚和内部结构(二) 与微处理器相连的信号 D0～D7：双向三态数据线，一般与微处理器低8位数据总线相连。 WR：写信号，该信号为低电平时允许CPU对8259写入初始化控制命令字ICW和操作命令字OCW。 RD：读信号，该信号为低电平时允许8259将状态信息（IRR、ISR、IMR）或中断向量送上数据线供CPU读取。 CS：片选信号线，该引脚为低电平时才允许CPU对8259进行各种读写操作。一般连接到系统地址总线的高位译码输出端 9.4.1 8259的引脚和内部结构(三) A0：地址输入线，作为8259内部端口选择的地址线，与CS、WR、RD信号一起确定CPU对8259的哪个内部寄存器进行何种操作,A0可直接连至某一条系统地址总线上。 INT：输出的中断请求信号，一般与CPU的中断请求信号线INTR或主中断控制器8259的IRn脚相连。 INTA：低电平有效, 来自CPU的中断应答信号，一般与CPU的中断响应信号相连 9.4.1 8259的引脚和内部结构(四) 与外部设备相连的信号 IR0～IR7：来自外设的中断请求信号。可通过程序设置其有效触发方式：边缘触发（即IRn的输入由低变高），或电平触发。系统初始化时的默认优先级由高到低的顺序为IR0最高，而IR7最低。 9.4.1 8259的引脚和内部结构(五) 用于多片级连的信号 SP/EN：主从设备选择控制信号/使能缓冲信号。设置为非缓冲模式时，是作输入信号线，用以规定是主片还是从片；设置为缓冲模式时，做输出线，用作数据缓冲器的收/发传送方向的控制信号。 CAS0～CAS2：级联控制线。用于连接主、从片以完成多个8259间的信息传送。 8259的内部结构 (一) 8259的内部逻辑 8259的内部结构 (二) （ 1）8位数据总线缓冲器 三态双向，通过引脚D0～D7与CPU的数据总线连接。用于传送CPU发至8259的各种命令控制字、8259发至CPU的各种状态信息，以及中断响应期间8259向CPU提供的中断类型号。 （2）读/写逻辑 用于接收来自CPU的读/写控制信号、片选控制信号及内部端口选择信息。 8259的内部结构 (三) 8259的读写操作 8259的内部结构 (四) （3）8位中断请求寄存器IRR 用于接收并保存来自IR0～IR7上的外设中断请求. （4）8位中断屏蔽寄存器IMR 用于屏蔽IRn的中断请求输入。这里的屏蔽功能只针对相应引脚,与优先级无关 8259的内部结构 (五) （5）优先权处理器PR 用于确定IRR中所有未被屏蔽的中断请求位的优先级，在CPU发出第一个负脉冲时，将具有最高优先级的申请位存入服务状态寄存器ISR中相应的位置。若出现多级中断，PR还负责将IRR中的最高优先级和ISR中正在服务的中断的优先级作比较，以确定是否向CPU发出中断请求。 8259的内部结构 (六) （6）8位服务状态寄存器ISR 用于记录当前CPU正在处理的中断请求位。如有中断嵌套，则该寄存器可能有多个位被同时置位。 （7）控制逻辑 控制逻辑根据CPU对8259编程设定的工作方式产生内部控制信号，并在适当的时候向CPU发出中断请求信号INT，以及将来自CPU的中断响应信号转换为内部所需的各种控制信号。 8259的内部结构 (六) （8）级联缓冲/比较器 用于控制8259的级联. 8259要求中断应答信号由两个负脉冲组成。在8086系统中，如果CPU在前一个总线周期收到中断请求信号，并且中断允许标志为“1”，且一条指令执行完，那么在当前总线周期和下一总线周期中，CPU将在引脚上分别发一个负脉冲，作为中断应答信号；在第二个负脉冲结束时，CPU读取8259放在数据总线上的中断类型码。 8259的工作过程 (一) (