Verilog HDL 数字设计与综合[夏宇闻]课后习题答案 (2-10章).pdf

1．互连开关（IS）由以下元件组成：一个共享存储器（MEM），一个系统控制器（SC）和一个 数据交换开关（Xbar）。 a ．使用关键字module和endmodule定义模块MEM ，SC 和Xbar 。不需要定义模块的内容， 并且假设模块没有端口列表。 b ．使用关键字module和endmodule定义模块IS 。在IS 中调用 （实例引用）MEM ，SC 和 Xbar 模块，并把它们分别命名为mem1 ，sc1 和xbar1 。不需要定义模块的内容，并且假设 模块没有端口列表。 c ．使用关键字module和endmodule定义激励块 （Top）。在Top 模块中调用IS 模块，将其 命名（或称实例化、具体化）为is1 。 答：module MEM; endmodule module SC; endmodule module Xbar; endmodule module IS; MEM mem1; SC sc1; Xbar xbar1; endmodule module TOP; IS is1; endmodule 2．一个四位脉动进位加法器由4个一位全加器组成。 a ．定义模块FA 。不需要定义模块内容和端口列表。 b ．定义模块Ripple_Add ，不需要定义模块内容和端口列表。在模块中调用4 个FA 类型的全 加器，把它们分别命名为fa0 ，fa1 ，fa2 和fa3 。 答：module FA; endmodule module Ripple_Add; FA fa0; FA fa1; FA fa2; 第5 章 门 级 建 模 41 FA fa3; Endmodule 1．试写出以下数字： a ．将十进制数123 用8 位二进制数表示出来，使用 “_ ”增加可读性； b ．未知的16 位十六进制数，各位均为x；  c ．将十进制数 2 使用4 位二进制数表示出来，并写出结果的2 的补码形式； d ．一个无位宽说明的十六进制数1234。 答：a. 8’b0111_1011 b. 16’hx c. -4’b0010 ，补码4’b1110 d. ’h1234 2．下面的各个字符串是否合法？如果非法，请写出正确答案。 a ．“This is a string displaying the % sign” b ．“out =in1 +in2 ” c ．“Please ring a bell \007” d ．“This is a backslash \character\n” 答： a 是错误的，应改为“This is a string displaying the % %sign”，编译后输出： # This is a string displaying the % sign （注意，输出结果前#符号是仿真器输出每行前自带的标志符，在本习题解答中不予去除，下同） b # out =in1 +in2 c # Please ring a bell d # This is a backslash character # 应改为双斜线\\ ，如“This is a backslash \\character\n” （主要考察的是特殊字符的输出，比如a 中的输出%需要%%操作。C 中的\007 在编译器中输出为 空，复制到word 中输出是一个 ，有兴趣的同学可以自己试验一下，比如\006 输出是 ，\004 输出是 ，等等。d 中的\character 在 转义操作符\后跟的单词无语法意义，故在输出character ，而\n 表示换行，仿真后的输出也是如此 显示的。） 3．下面的各个标识符是否合法？ a ．system1