基于D触发器的1024分频器的仿真与验证.pdfVIP

编号： 课程设计说明书 （专业工程设计） 题 目： 基于D 触发器的1024 分频器的仿真与验证 院 （系）： 信息与通信学院 专 业： 微电子学 学生姓名： 曹一凡 学 号： 1200240204 指导教师： 韦雪明 2016 年 1 月 1 日 摘 要 如今，数字电路广泛的应用在我们生活的每个角落，而在这各种各样的复杂的数字 电路之中，不但需要对二值信号进行算术运算和逻辑运算，还经常需要将这些运算结果 和信号保存起来，以便之后的各单元使用。为此，我们需要设计带有记忆功能的逻辑单 元，并且我们将这种存储1位二值信号的基本电路单元统称为触发器。将两个D 触发器 级连起来，前一个触发器的输出接到后一个触发器的时钟输入端，即可得到一个时钟二 10 分频器，再以相同的原理，将 10个二分频器级连起来，即可得到一个 的分频器，即 2 为1024 分频器。 本次课程设计是对电源管理芯片LT3451 的分频器部分进行分析与仿真。首先是使 用ChipLogicAnalyzer 软件进行电路中逻辑网表的提取，而后利用HieruxDesiger 软件进 行电路原理图的整理与分析，最后使用Cadence 软件进行电路的仿真，根据仿真结果， D 1024 该电路实现了基于 触发器的 分频器的功能。 关键字：D 触发器；分频器；网表提取；仿真 Abstract Nowadays, digital circuit is widely used in every corner of our life. In the various complex digital circuit, not only do we need the binary signal arithmetic operations or logic operations, we also need to save the results of the operation and the signal, so that to convinent the next units to invoke. Therefore, we need to design a logical unit with memory function,andwenamedthis logicunit which store onebinary signalbasic asatrigger.Weuse one D trigger concatenated the other one, after a trigger output of receiving a clock input,the trigger can be a binary clock frequency, again with the same principle, will be 10 binary frequency leveltogether,can get afrequency divider,isthe 1024 frequency divider. This course is to reverse designd the frequency divider partof the power management c