P150 11(DRAM刷新）.pptxVIP

P150 11(DRAM刷新） RAM芯片内部结构256×256，存储周期0.1us 假定RAM芯片刷新周期2ms 集中刷新间隔=2ms 分散刷新间隔=256×0.1us=25.6us 异步刷新间隔=2ms P151 第15题1/8 16根地址线，8根数据线 CPU具有64K×8位的寻址能力 主存储器容量上限是64K×8位 位扩展宽度：8位 P151 第15题2/8 4K地址为系统程序区（ROM区） ROM地址空间：0000～0FFF，容量：4K×8 选择4K×4，2K×8芯片均可 选择4K×4芯片2片，采用位扩展 4096～16383为用户程序区（RAM区） RAM地址空间：1000～3FFF，容量：12K×8 选择1K×4，2K×8，4K×8芯片均可 选择4K×8芯片3片，采用字扩展 P151 第15题3/8 存储器芯片地址空间 共需4个片选 地址（A15～A0） 芯片 说明（A15~A12) 0000～0FFF ROM(4K×4两片) CS0: 0000 1000～1FFF RAM(4K×8) CS1: 0001 2000～2FFF RAM(4K×8) CS2: 0010 3000～3FFF RAM(4K×8) CS3: 0011 P151 第15题4/8 74138 P151 第15题5/8 74138真值表 A0 P151 第15题6/8 负逻辑：译码输出直接作为片选信号 74138输入管脚连接： 控制端：E2，E1#，E0# E2：H（高电平） E1#，E0#：CPU存储器访问请求线MREQ# 译码地址输入端：A2，A1，A0 A2：L（低电平） A1，A0：CPU地址线A13，A12 P151 第15题7/8 译码输出 138输出 连接关系 Y0# ROM片选 Y1# RAM片选 Y2# RAM片选 Y3# RAM片选 P151 第15题8/8 P151 第16题 8片8K×8芯片及CPU连接 共需8个片选 地址 芯片 说明(A15A14A13) 0000～1FFF 第一片RAM(8K×8) CS0: 000 2000～3FFF 第二片RAM(8K×8) CS1: 001 4000～5FFF 第三片RAM(8K×8) CS2: 010 6000～7FFF 第四片RAM(8K×8) CS3: 011 8000～9FFF 第五片RAM(8K×8) CS4: 100 A000～BFFF 第六片RAM(8K×8) CS5: 101 C000～DFFF 第七片RAM(8K×8) CS6: 110 E000～FFFF 第八片RAM(8K×8) CS7: 111 P151 第16题 P151 第16题 无论数据写到哪个芯片，A000起始地址芯片总是有相同数据 原因：A000起始地址这个芯片的片选信号发生问题，无论A15A14A13为什么值，该芯片片选信号总为低电平：译码器损坏致使CS5总为低，或芯片的CS端搭接到其他低电平信号上。 P151 第16题 A13及CPU断线，并搭接成高电平。 CPU提供地址 实际使用地址 说明(A15A14A13) 0000～1FFF 2000～3FFF CS1: 001 2000～3FFF 2000～3FFF CS1: 001 4000～5FFF 6000～7FFF CS3: 011 6000～7FFF 6000～7FFF CS3: 011 8000～9FFF A000～BFFF CS5: 101 A000～BFFF A000～BFFF CS5: 101 C000～DFFF E000～FFFF CS7: 111 E000～FFFF E000～FFFF CS7: 111 4.28 4.29 4.32 1. 某机主存容量为16MB，组相联方式的Cache容量为64KB，Cache及主存都分为16组，每个数据块为256字节。某指令执行时，经寻址计算，其字节操作数的有效地址为020281H，又知Cache中第2组(组号为2的那组)的前4块已装入，且第2组前4块的Tag内容为: (1) 写出主存及Cache的地址格式； (2)上述操作数能否从Cache中读取，若能，给出其在Cache中的地址。 CACHE补充：第1题 第1题－第1问 块尺寸＝256字节 块内地址：8位 组数＝64KB/(256B*16)＝16 组地址：4位 主存块数＝16MB/256B=64K 主存块/组＝64K/16＝4K 组内块地址：12位 第1题－第1问 主存地址：24位 12位组内块地址，4位组地址，8位块内地址 Cache的Tag：12位 12位组内块地址 第1题－第2问 主存地址：020281H 最低8位为块内地址 对应组内块地址：020H(将及Cache块Tag比较) 主存块号：0202H 对应Cache组号 主存块号%