基于钴硅化物电迁移现象的电熔丝器件的优化设计与研究0引言1.pdfVIP

基于钴硅化物电迁移现象的电熔丝器件的优化设计与研究0引言1.pdf

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
基于钴硅化物电迁移现象的电熔丝器件的优化设计与研究0引言1

电子发烧友 电子技术论坛 基于钴硅化物电迁移现象的电熔丝器件的优化设计与研究  林昆 1 何波涌 2 (上海交通大学微电子学院) 摘要 设计了一种完全兼容现有 0.18 μm 标准 CMOS 工艺的,利用电迁移现象的,价格低廉 的电熔丝器件结构。结果表明,在该结构下,通过优化参数,所获得的 eFUSE 器件结构, 熔断后电阻高达 107 欧姆数量级,熔断率高达 99%,解决了传统结构下中熔丝熔断后电阻太 小,局部过热可能产生爆裂的问题。 关键字: 电编程熔丝;电迁移;CMOS 集成电路;冗余技术;硅化物 中图分类号TN389: 文献标识码:A Abstract A new Electrically Programmable Fuse (eFUSE) device structure based in electromigration, completely compactable with present 0.18 μm standard CMOS process, and low price, has been developed. The result shows that, through the optimize of all the parameters, we can obtain a eFUSE device structure, whose resistance is about 107 ohm, and the completely programmed rate is 99%, overcoming the problems in the traditional eFUSE structure. Keyword: eFUSE;Electromigration;CMOS integrated circuit;Redundancy;Silicide 0 引言 随着集成电路所包含的晶体管数目呈指数趋势增加,半导体的微小化以及复杂度的提 高,半导体元件也变得更容易各种各样的缺陷或者杂质的影响,芯片生产的良率降低问题越 来越严重。而单一金属的连接、二极管或者晶体管等的失效往往立即造成整个芯片的缺陷, 因此为了解决这个问题,现行技术便会在集成电路中形成一些可以熔断的连接线,也就是熔 丝,以确保集成电路的可用性。一般而言,熔丝连接集成电路中的冗余电路,一旦检测发现 电路具有缺陷时,这些连接线就可以用于修复或取代有缺陷的电路。早期的应用于冗余技术 的熔丝为激光熔丝,但是激光熔丝随后得到了更为广泛的应用,提供了在芯片制造之后仍然 能够修改电路结构的可能[5]。随着半导体技术的不断发展,激光熔丝渐渐被eFUSE 所取代, eFUSE 不仅能够完全替代激光熔丝,还由于其诸多激光熔丝所不具备的特性,使得 eFUSE 得到了更为广泛的应用:如 BIST(build in self test)技术,自修复技术,FPGA,SoC 等等。 然而,现有结构的 eFUSE 还存在不少缺陷,如熔断后电阻分布范围大且不均匀,电阻太小, 完全熔断需要的电流过大或者时间过长导致产生热断裂从而影响周围器件,完全熔断率低等 问题。本文在研究现有结构的基础上,通过 1.对多晶硅层进行 3 段掺杂,限制熔丝编程熔 断时发生在熔断区及其与阴极相接的颈部位置;2. 设计接触电极的分布,优化熔断质量; 3.优化器件尺寸这三个手段,提出了新的结构优化设计方案。实验结果证明,本优化设计方 案熔断后电阻中值增大,分布范围变窄,也抑制了熔断是电流产生的区域过热,从而避免产 生熔丝爆裂而产生的沾污问题。 1 eFUSE 基本结构及器件分析 eFUSE 的编程结构示意图如图 1-1 所示。其中 NMOSFET 作为编程 MOSFET,当其栅 电子发烧友 电子技术论坛 极上受到大小为 Vpp,持续时间为 tp 的脉冲时,NMOSFET 导通,从而有电流从 Fuse Link 的阳极流向阴极,其中的电流大小为 Ip。当 Ip 足够大的时候,Fuse Link 就会产生电子迁移 现象,或者热断裂现象,再或者硅化物的聚合现象,或者 3 者皆有,从而熔丝电阻发生永 久性变化,其电阻值将增加 4 个数量级以上,测试电路探测到VSENSE 的值应为开路状态[1]。

文档评论(0)

ailuojue + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档