电子技术基础 数字部分（第六版）康华光-ch05-1.pptVIP

5.1 双稳态电路 * 5 锁存器和触发器 5.1 双稳态电路 5.2 SR锁存器 5.4 触发器的电路结构和工作原理 5.5 触发器的逻辑功能 5.3 D锁存器 5.6 用Verilog HDL描述锁存器和触发器 教学基本要求 1、掌握锁存器、触发器的电路结构和工作原理 2、熟练掌握SR触发器、JK触发器、D触发器及T 触发器的逻辑功能 3、正确理解锁存器、触发器的动态特性 1、时序逻辑电路与锁存器、触发器： 时序逻辑电路: 概述 锁存器和触发器是构成时序逻辑电路的基本逻辑单元 。 结构特征:由组合逻辑电路和存储电路组成,电路中存在反馈。 工作特征：时序逻辑电路的工作特点是任意时刻的输出状态不仅与该当前的输入信号有关，而且与此前电路的状态有关。 2、锁存器与触发器 共同点：具有0 和1两个稳定状态，一旦状态被确定，就能自行保持。一个锁存器或触发器能存储一位二进制码。 不同点： 锁存器---对脉冲电平敏感的存储电路，在特定输入脉冲电平作用下改变状态。 触发器---对脉冲边沿敏感的存储电路，在时钟脉冲的上升沿或下降沿的变化瞬间改变状态。 CP CP 5.1 双稳态电路 5.1.1 双稳态的概念 5.1.2 最基本的双稳态电路 5.1.1 双稳态的概念 反馈 5.1.2 最基本的双稳态电路 Q端的状态定义为电路输出状态。 电路有两个互补的输出端 1. 电路结构