51单机片原理.docVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
51单机片原理

第一节 概述 第二节 MCS-51与8255A的接口设计 MCS-51与8255A的接口设计 第三节 MCS-51与8155H的接口设计 MCS-51与8155H的接口设计 第四节 简单的I/O口扩展 简单的I/O口扩展 第一节 概述 51系列单片机内部有4个双向的并行I/O端口: 51系列单片机内部有4个双向的并行I/O端口: P0~P3,共占32根引脚。P0口的每一位可以驱 P0~P3,共占32根引脚。P0口的每一位可以驱 动8个TTL负载,P1~P3口的负载能力为三个TTL TTL负载,P1~P3口的负载能力为三个TTL 负载。有关4 负载。有关4个端口的结构及详细说明,在前面的 有关章节中已作过介绍,这里不再赘述。 在无片外存储器扩展的系统中,这4 在无片外存储器扩展的系统中,这4个端口都 可以作为准双向通用I/O口使用。我们知道,在具 可以作为准双向通用I/O口使用。我们知道,在具 有片外扩展存储器的系统中, P0口分时地作为低 P0口分时地作为低 8位地址线和数据线,P2口作为高8位地址线。这 位地址线和数据线,P2口作为高8 时,P0口和部分或全部的P2口无法再作通用I/O 时,P0口和部分或全部的P2口无法再作通用I/O 口。 第二节 MCS-51与8255A的接口设计 MCS-51与8255A的接口设计 所谓可编程的接口芯片是指其功能可由微处理 所谓可编程的接口芯片是指其功能可由微处理 机的指令来加以改变的接口芯片,利用编程的方 法,可以使一个接口芯片执行不同的接口功能。 目前,各生产厂家已提供了很多系列的可编程接 口,MCS-51单片机常用的两种接口芯片是8255 口,MCS-51单片机常用的两种接口芯片是8255 以及8155。 以及8155。 8255和MCS-51相连,可以为外设提供三个8 8255和MCS-51相连,可以为外设提供三个8 位的I/O端口:A口、B口和C 位的I/O端口:A口、B口和C口,三个端口的功能 完全由编程来决定。 P3口具有第二功能,在应用系统中也常 P3口具有第二功能,在应用系统中也常 被使用。因此在大多数的应用系统中,真 正能够提供给用户使用的只有P1和部分P2、 正能够提供给用户使用的只有P1和部分P2、 P3口。 P3口。 综上所述,MCS-51单片机的I/O端口通 综上所述,MCS-51单片机的I/O端口通 常需要扩充,以便和更多的外设(例如显 示器、键盘)进行联系。 在51单片机中扩展的I/O口采用与片外 51单片机中扩展的I/O口采用与片外 数据存储器相同的寻址方法,所有扩展的 I/O口,以及通过扩展I/O口连接的外设都与 I/O口,以及通过扩展I/O口连接的外设都与 片外RAM统一编址,因此,对片外I/O口的 片外RAM统一编址,因此,对片外I/O口的 输入/输出指令就是访问片外RAM的指令。 输入/输出指令就是访问片外RAM的指令。 1. ?8255的内部结构和引脚排列 8255的内部结构和引脚排列 A组 控制 34 33 32 31 30 29 28 27 5 36 9 8 35 6 D0 D1 D2 D3 D4 D5 D6 D7 RD WR A0 A1 RESET CS PA0 PA1 PA2 PA3 PA4 PA5 PA6 PA7 PB0 PB1 PB2 PB3 PB4 PB5 PB6 PB7 PC0 PC1 PC2 PC3 PC4 PC5 PC6 PC7 4 3 2 1 40 39 38 37 18 19 20 21 22 23 24 25 14 15 16 17 13 12 11 10 D7~D0 A组 端口A (8) I/O PA7~PA0 数据 总线 缓冲 A组 端口C 上半部(4) I/O PC7~PC4 8255 8255的内部结构和引脚图 B组 端口C 下半部(4) PC3~PC0 I/O RD WR A0 A1 RESET B组 读/写 控制 逻辑 B组 控制 端口B (8) I/O PB7~PB0 CS 8255的内部结构和引脚图 的内部结构和引脚图 A口由一个8位的数据输出缓冲/锁 口由一个8位的数据输出缓冲/ 存器和一个8位的数据输入缓冲/ 存器和一个8位的数据输入缓冲 (1)A口、B口和C (1)A口、B口和C口。A口、B口和C口均为8 /锁 口、B口和C口均为8 存器组成。 位I/O数据口,但结构上略有差别。三个端 I/O数据口,但结构上略有差别。三个端 B口由一个8位的数据输出缓冲/锁 口由一个8位的数据输出缓冲/ 口都可以和外设相连,分别传送外设的输 存器和一个8 存器和一个8位的数据输入缓冲器 入/输出数据或控制信息。 组成。 (2) A、B组控制电路。这是两组根据CPU的 A、 组控制电路。这是两组根据CPU的 命

文档评论(0)

xjj2017 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档