三维积体电路(3DIC)关键技术之研究.PDFVIP

□□ 成成 果果 報報 告告 □□ 成成 果果 報報 告告 行政院國家科學委員會補助專題研究計畫行政院國家科學委員會補助專題研究計畫 行政院國家科學委員會補助專題研究計畫行政院國家科學委員會補助專題研究計畫 ■期中進度報告■期中進度報告 ■■期中進度報告期中進度報告 三維積體電路(3D IC)關鍵技術之研究 計畫類別 ：■ 個別型計畫 □ 整合型計畫 計畫編號 ：NSC 98－2218－E－009－013－MY2 執行期間 ： ９８年 ８ 月 １日至 １００年 ７ 月 ３１日 計畫主持人 ：陳冠能 共同主持人 ：無 計畫參與人員 ：陳冠能及其指導之博碩士班學生 成果報告類型(依經費核定清單規定繳交)：■期中報告 □完整報告 本成果報告包括以下應繳交之附件 ： □赴國外出差或研習心得報告一份 □赴大陸地區出差或研習心得報告一份 ■出席國際學術會議心得報告及發表之論文各一份 ■國際合作研究計畫國外研究報告書一份 處理方式 ：除產學合作研究計畫、提升產業技術及人才培育研究計畫、 列管計畫及下列情形者外 ，得立即公開查詢 □涉及專利或其他智慧財產權 ，□一年□二年後可公開查詢 執行單位 ： 中 華 民 國 ９９ 年 ５ 月 １０ 日 1 中英文摘要中英文摘要 ：： 中英文摘要中英文摘要 ：： 隨著電晶體的縮小 ，摩爾定律的遵循已經到了極限點。3D IC 被視為最佳且最有潛力 的解決方案 ，本計畫針對3D IC 鎖定其三種最關鍵的技術加以研究 ，包括銅晶圓接合(Cu wafer bonding)、TSV(Through-silicon via)的製程研究 、薄化晶圓的關鍵技術。本年度 成功的在接合技術上有所突破 ，除了讓晶圓表面有更好的粒子汙染容忍度外，讓矽完美且 直接接合提供更高的via的密度和更好的對準 ，更發現混合接合可以為3DIC的可行方法 。在 via 方面 ，將其應用在未被直接加熱的相變化開關 ，我們得到了絕佳的電子特性，而且也得 到充分的證據via可以被重新可配置的邏輯應用所使用 。此外在晶圓等級的蝕刻上 ，我們發 現負光阻加上 e-beam顯影的方式 ，會對蝕刻具有很強的抵抗力，這些研究及發現都被已發 表成論文 。 As integrated circuits (IC) is scaling down, Moores Law gets its limitation. Three-dimensional integrated circuits (3D IC) are viewed as not only the best but the most potential approach. This research project proposal focuses on the research of key technologies of 3D IC, including Cu wafer bonding, TSV (through-silicon via) research, and wafer thinning. In this year, we conquer some difficulties in bonding technology. We make the success in better particle contamination tolerance on wa