仿广播电台整点报时数字钟设计.doc

赣南师院 物理与电子信息学院 课程设计报告书 姓名： 甘松华 班级：电子科学与技术06级 学号： 060803037 时间：2008年12月 设计题目 仿广播电台整点报时数字钟设计 设计要求 　设计一数字钟，实现以下功能： 1．具有时、分、秒计数显示功能，以24小时循环计时； 2．具有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间，并能对计时清零； 3．具有仿广播电台整点报时的功能，整点报时的同时LED灯花样显示。 设计过程 系统方案选择和论证 1、数字钟系统方案选择和论证 本设计的总体组成框图如图1所示：数字钟电路系统由主体电路和拓展电路两大部分组成。其中，主体电路完成数字钟的基本功能，拓展电路完成电路的拓展功能。 该系统的工作原理是：震荡器产生的稳定高频脉冲信号，完成数字钟的时间基准，再经分频器输出标准秒脉冲。秒计数器计满60后向分计数器进位，分计数器计满60后向小时计数进位，小时计数器按“12翻1”规律计数。计数器的输出经译码器送显示器。计时出现误差时可以用校时电路进行校时、校分、校秒。 拓展电路必须在主体电路正常运行的情况下才能进行功能拓展。采用译码器接到分计数器和秒计数器相应的输出端，使计数器运行到差十秒整点报时，利用分频器输出的500HZ和1000HZ的信号加到音响电路中，用于模仿电台报时：每当数字钟计时快要正点时发出声响，按照4低音一高音的顺序发出间断声响，以最后一声高音的时刻为正点时刻。LED灯也依次轮流显示。 在EDA实验室可以直接通过实验箱上的频率脉冲给该电路图添加所需要的频率，而不需要我们自己设计。下面通过硬件中数字钟所需要的频率来设计电路。实验中需要的是1HZ的脉冲，通过该脉冲使数字钟达到秒信号所需要的频率 图1多功能数字钟系统组成框图 1.1振荡器设计方案 振荡器是数字钟的核心。振荡器的稳定度及频率的精确度决定了数字钟计时的准确程度，一般来说，振荡器的频率越高，计时精度越高 方案一：采用由石英晶体与逻辑门及RC组成的多谐振荡电路，以产生符合要求的振荡脉冲。 方案二：采用由555集成电路与RC组成多谐振荡器，以产生符合要求的振荡脉冲。 方案一采用石英晶体振荡器产生的脉冲频率稳定度高且精度很高，适宜于作为要求高精度的时钟基准脉冲，作为振荡器电路。方案二产生的脉冲频率稳定度相对不高，但在要求不是很高的情况，可以采用方案二。考虑到经济方面的原因，石英晶体震荡不宜采用，所以本实验采用方案二。 原理图如图2 图2 振荡器原理图 这里选用由555构成多谐振荡器，振荡频率为fo=1KHZ 由f=； 假定C1=0.1uf, 得到R1=2K；R2=5.1K； 为了能使得到的频率更精确，再加一个阻值为10K的可调电阻。 1.2分频器的设计方案 分频器的主要功能有两个：一是产生标准秒脉冲信号，二是提供扩展电路所需信号，仿广播电台报时用的1KHz的高音频信号和500Hz的低音频信号等。选用3片中规模集成电路，计数器74LS90可以完成上述功能。因每片为1/10分频，3片级联则可获得所需要的频率信号，即第一片的Q0输出频率为500Hz，第二片的Q3端输出为10Hz，第三片的Q3端输出为1Hz。 74LS90是二——五——十进制计数器，它有两个时钟输入端CP0和CP1。其中CP0和Q0组成一位二进制计数器，CP1和Q3 Q2 Q1组成五进制计数器。若将Q0和CP1相连接，时钟脉冲从CP0输入，则构成十进制计数器，74LS90有两个清零端Ro(1),Ro(2)和两个置9端R9(1)，R9(2)，它的功能表和管脚示意图如表1所示。 Ro(1) Ro(2) R9(1) R9(2) Q3 Q2 Q1 Q0 1 1 0 * 0 0 0 0 1 1 * 0 0 0 0 0 * * 1 1 1 0 0 1 * 0 * 0 计数 0 * 0 * 0 * * 0 * 0 0 * 表1 74LS90功能表 原理图如图3所示，仿真波形如图4所示 图3分频器原理图 图4分频器仿真图 1.3校时电路的设计方案 当数字钟接通电源或者计时出现误差时，需要校正时间。校时是数字钟应具备的基本功能。这里只进行分和小时校时。对校时电路的要求是，在小时校正时不影响分和秒的正常计数；在分校正时不影响秒和小时的正常计数。 通过门电路实现对进位和校时信号的选择，用RS触发器做开关，可以通过控制RS触发器开关来选择是正常计时模式或是校时模式。校时电路是由门电路构成的组合逻辑电路，可以完全使校时电路能稳定地工作。 图4所示校“时”、校“分”电路。其中S1为校“时”用的控制开关,S2为校“分”用的控制开,他们的控制功能表如表2.3.1所示。校时脉冲采用采用分频器输出的1Hz脉冲。校时电路原理图如图5所示，仿真图如图6