伪随机码发生器电路设计(文档参考模板).doc

《目 录 一、设计实验目的 1 二、设计指标 1 三、伪随机序列发生器设计思路 1 四、单元电路设计原理分析: 2 1．降压模块： 2 2．整流及斩波模块： 2 3.恒流电路原理 2 五、整体电路图设计与仿真 3 1．整体电路图设计说明 3 2．整体电路仿真 4 六、硬件制作与测试 4 附件1：硬件电路实物图及实验结果 5 附录2：相关芯片引脚图 6 附件3：元器件清单： 7  前 言 频率源是现代通信系统的心脏，其稳定与否直接影响到系统的正常工作。现代通信系统对于稳定的频率源的需求也越来越广泛，而频率稳定度问题则已成为许多现代通信系统和设备的一个关键性技术问题。如今锁相技术以其独特和优良的性能在调制解调、频率合成、FM立体声解码等方面普遍应用。锁相环路具有载波跟踪特性，作为一个窄带跟踪滤波器，可以提取淹没在噪声之中的信号;用高稳定的参考振荡器锁定，可以提供一系列频率高稳定的频率源。本文主要讨论了基于锁相环的宽带调频电路的设计问题, 主要介绍CD4046频率合成器应用电路. 关键词：锁相环、频率合成器、鉴相器、调频 一、设计实验目的 1．掌握伪随机码的概念。 2．实现简单m序列发生器电路的设计。 二、设计指标 1．XXXXXXXX 2．XXXXXXX 三、伪随机序列发生器设计思路 频率合成器有直接式频率合成器、直接数字式频率合成器及锁相频率合成器三种基本模式，前两种属于开环系统，因此是有频率转换时间短，分辨率较高等优点，而锁相频率合成器是一种闭环系统，其频率转换时间和分辨率均不如前两种好，但其结构简单，成本低。并且输出频率的准确度不逊色与前两种，因此采用锁相频率合成。 请对以上两种设计方法均作简要说明 反馈移位寄存器型发生器结构框图如下，它由移位寄存器和反馈网络组合而成。 当一个时钟脉冲来到时，移位寄存器的第一位将更新，其它位会依次向右移，这样就得到一个伪随机序列。由于移位寄存器的级数是有限的，则其状态也是有限的，因而产生的伪随机序列是周期性的。 四、单元电路设计原理分析: 增加对单元电路的设计说明。利用真值表介绍电路的时序或组合逻辑关系。 以下是一个稳压电源单元电路的设计说明，供参考： 1．降压模块： 由于输入电压为220V交流，而输出而定电压为10V，因此现将电压降压到20V，即采用变比为8：1，最大输出2A以上的变压器降压。 2．整流及斩波模块： 由于输入电压为220V交流，而输出为恒流电流，这样我们可以利用整流桥，将降压后的电路整流为直流，再经过LM7812、LM7824和LM7815\LM7915输出+12、+24V和+15V\-15V的直流电，共恒流电路利用。 3.恒流电路原理 基于模拟器件的模拟反馈压控方案。该方案采用三极管或集成运放，组成电流串联负反馈电路，三级管或运放工作在深度负反馈状态下，具有良好的压控恒流特性。典型的电路结构如图2所示。图2中，Re相当于取样电阻，输出RL上的电流通过Re在运放的输入端形成负反馈，由运放的虚短虚断，忽略三极管的基极电流，则可得到输出电流IL的表达式： 图2 模拟反馈压控方案典型电路 负载电流只与固定参数有关，比较适合我们的设计。（根据原理I=U/R，其中I是1.5A，输出额定电压为12V，而电路中额定电流为1.5A，考虑R=8Ω集。成运放选择了低失调集成运放OP07，它的失调电压为10uV，温漂200nV/℃，偏置电流700pA,噪音9.6nV/Hz(1 kHz)，能满足要求。因为电流将会达到1.5A，三极管也要选择大功率三极管，我们选择了2N3055，参数为15A/100V/115W，完全满足要求。但在实际测试中仅用一个三极管无论怎样加大电压，电流都不会达到1.5A，所以蚕蛹达林顿复合管结构，前级用中功率三极管2N2218，后级接大功率的2N3055,测试时能达到1.5A以上，符合题目要求。 五、整体电路图设计与仿真 1．整体电路图设计说明 本次设计实验中，给定的m序列为1110010。首先，根据公式M=2n－1(给定序列循环长度M=7)确定n=3，则需要3个D触发器，即一个由3个D触发器级联构成的3位移位寄存器；再次，根据序列，确定移位寄存器的7个状态为:111(011(001(100(010(101(110（不包括000状态，否则发生器不具有自动启性）并由n=3查表得到反馈函数为：F= Q2⊕Q3。最后为了是电路具有自启动性质，我们利用全零状态重新置数，解决电路全零状态下不具有启动性的问题。 其中，D出发器的初始状态全置为“1”，采用频率为32HZ的信号源，用一个异或门构成简单线性反馈网络，用一个三正与非门构成全“0”状态重新置数反