基于QuantusII和NiosII的SOPC实例.PDFVIP

基于QuantusII和NiosII的SOPC实例 在第二章中，我们学习了基于QuartusII 的FPGA设计基本流程，在掌握了基本的FPGA设计基 础上，我们在本节中将学习基于QuartusII和NiosII 的SOPC设计流程。 实验一：核心板上的两个LED交替闪烁 目的： （1） 掌握NiosII软核的定制流程； （2 ） 掌握NiosII软件开发流程； （3 ） 熟识NiosII IDE开发环境的使用； （4 ） 掌握基本的软件调试方法； （5 ） 学会使用Cyclone 内部的PLL 的使用方法。 原理：在本实验中，我们用软件来控制核心板上的两个LED交替闪烁。 2 ． 新建工程。新建一个工程目录“sopc_led” ，在此目录下建立一个名为“sopc_led” 的 QuartusII工程，并新建一个顶层图，保存于工程中。 3 ． 用SOPC Builder定制NiosII处理器及其外设。打开ToolsSOPC Builder， 要求指定系统名字，本例中我们输入niosii_c 。按OK进入SOPC定制界面： 选择Target，本例选择Unspecified Board ； 选择时钟频率，Clock （MHz ）：本例选50.0； 选择目标器件系列，Target Device Family ：本例选Cyclone 。 在SOPC定制界面的左边，我们可以看到有很多功能模块，这些功能模块用户可以按照需要添 加到所设计的系统中。 首先，我们需要一个CPU，双击NiosII Processor – Altera Corporation弹出Altera NiosII对话框， 我们选择一个经济型的CPU核，即NiosII/e ，如下图所示： 点击JTAG Debug Module标签页，选择第一级调试支持Level1 ： 点击Finish完成NiosII CPU 的配置工作。项目中会增加一个niosII 处理器，名字为cpu_0,为了简 便起见，没有将它改名。改名的方法是:右键ReName ，输入名字后回车。如下图： 双击On-Chip Memory(RAM or ROM),(在Avalon Modules - Memory - 下) ，为系统添加RAM. Memory Type选择RAM ；Data Width选择32bits,Total Memory Size 可以选择4K bytes ，如下图： 按Finish确认，返回SOPC Builder界面： 双击PIO(在Parallel I/O)(在Avalon Modules - Other 下) ，为系统添加输出到LED 的输出接口。 Width 选择2 bits,如下图： 然后点击 Finish ，返回SOPC Builder界面： 然后，选择System -Auto-Assign Base Addresses,让系统自动分配基地址。如下图： 然后，选择Sysetm-Auto-Assign IRQs,让系统自动分配中断。如下图： 点击Nios II More cpu_0 settings选项卡，进行处理器设定。在该例中，无需做 任何更改；Reset Address、Exceptiong Address、Break Location默认值如下图所示。 点击System Generation选项卡，进行最后的设定并生成系统。 选中HDL.Generate system module logic in Verilog, 如果需要仿真，也请选中Simulation.Create ModelSim(tm) project files 然后点击Generate,执行系统生成的任务。如下图： 然后，耐心地等待系统的生成。一般没有问题的话，可以看到系统提示：SUCCESS: SYSTEM GENERATION COMPLETED.如果看到此信息，恭喜恭喜，系统被正确生成了。如果失 败，请返回并检查、修改。系统成功生成如下图所示： 点击Exit退出SOPC Builder。