EDA大作业~~~~彩灯设计.doc

电子设计自动化大作业 题 目 彩灯控制器 学 院 班 级 xxxxxxx 姓 名 xxxxxx 学 号 xxxxxxxxxxx 二O一二年十月三十一日 题 目：彩灯控制器 一、设计要求： 设计能让一排彩灯(8只)自动改变显示花样的控制系统，发光二极管可作为彩灯用。控制器应有两种控制方式： （1）规则变化。变化节拍有0．5秒和0．x秒两种，交替出现，每种节拍可有4种花样，各执行一或二个周期后轮换。 （2）随机变化。无规律任意变化。 二、总体设计： 1、总体结构图 前端控制 （外部端口示意图、总体结构图） 2、各模块功能 三、单元模块设计 每个模块含有以下内容： 1、模块名 （1）模块功能 1.分频器 a． 功能：实现4096分频且占空比为50% b． 功能：当clkd为1时实现512分频，clkd为0时输出为0。 c． 功能：当clkd为0时实现256分频，clkd为1时输出为0。 2.前端控制 功能：当k为0时总输出clk，k为1时总输出为序列 3.模8计数器 功能：当clr为0时输出为“000”，当clr为1时为模8计数器输出三位二进制数。 （2）VHDL源程序 VHDL代码： library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity deng is port( clk: in std_logic; clr: in std_logic; choose: in std_logic_vector(2 downto 0); led: out std_logic_vector(7 downto 0) ); end deng; architecture control of deng is signal cnt1:std_logic_vector(1 downto 0); signal cnt2:std_logic_vector(1 downto 0); signal cnt3:std_logic_vector(1 downto 0); signal cnt4:std_logic_vector(1 downto 0); signal cnt5:std_logic_vector(1 downto 0); signal cnt6:std_logic_vector(1 downto 0); signal cnt7:std_logic_vector(1 downto 0); signal cnt8:std_logic_vector(1 downto 0); begin process(clk,clr) begin if clr=0then led else if choose=000 then if clkevent and clk=0 then cnt1=cnt1+1; end if; case cnt1 is when 00=led when 01=led when 10=led when 11=led end case; elsif choose=001 then if clkevent and clk=1 then cnt2=cnt2+1; end if; case cnt2 is when 00=led when 01=led when 10=led when 11=led end case; els