第三章运算器与运算方法2.pptVIP

第三章 运算器与运算方法 3.1基本组成 3.2算术与逻辑单元 3.3定点加减法运算 3.4定点乘法运算 3.5定点除法运算 3.6浮点运算 3.7十进制加减法运算 3.3 定点加、减法运算 补码定点加、减法 已有2个n位的定点整数[X]补=Xn-1Xn-2… X0，[Y]补=Yn-1Yn-2…Y0，有 [X+Y]补=([X]补+[Y]补) MOD 2n [X-Y]补=([X]补+[-Y]补）MOD 2n 算术运算的结果不能超出数码位数允许的数据范围，否则结果将溢出。 [例3.5]补码求和、求差 已知[X]补=01001，[Y]补=11011 [-Y]补=00101 [X+Y]补=([X]补+[Y]补) MOD 25 =(01001+11011) MOD 25 =00100 [X-Y]补=([X]补+[-Y]补) MOD 25 =(01001+00101) MOD 25 =01110 [例3.6] 补码求和、求差 已知[X]补=01010，[Y]补=01010 [X+Y]补=(01010+01010) MOD 25 =10100 溢出 已知[X]补=10010，[Y]补=00100 [X-Y]补=(10010+11100) MOD 25 =01110 溢出 3.3.1补码运算溢出判断法 2个补码相加减，若最高数值位向符号位的进位Cn-1与符号位产生的进位输出Cn不相同，则运算产生溢出。 OVR=Cn-1⊕Cn 采用双符号位来判别，若不溢出，则结果符号位为00或11，若溢出，则结果符号位为01或10。 3.3补码加减法逻辑电路 核心部件是一个二进制并行加法器 数据寄存器X和Y。 控制信号1?F表示末位加1。Y?F表示Y取补操作。 记录运算结果特征信息的标志寄存器。 3.3定点加减法（补码加减法电路）演示3-8.swf 3.4.1原码一位乘法 原码实现乘法时，符号位与数值位分开计算 第一步，计算乘积的符号位，为相乘2数的符号位异或值。 第二步，计算乘积的数值位，为相乘2数的数值部分绝对值之积。 乘法笔算演示(3-9.swf) 3.4.1原码一位乘法 乘数的1位乘以被乘数得到的结果X*yi与前面所得结果累加，称为部分积。每次求得X*yi后，将部分积右移后相加。 2个正小数相乘推导过程 有正小数X*Y,Y=0.y1y2…yn 3.4.1原码一位乘法 上述计算式的递归计算过程 P0=0 P1=2-1(P0+X*yn) P2=2-1(P1+X*yn-1) … Pi+1=2-1(Pi+X*yn-i) Pn=2-1(Pn-1+X*y1) 3.4.1原码一位乘法 原码乘法的迭代过程为：利用乘数代码，由低位到高位逐位判断，若yn- i的值为1，则将上一步部分积Pi与 X相加，若为0，什么也不做。再右移一位，产生本次迭代的部分积Pi+1。经过n次“判断-加法-右移”循环直到求出Pn。 原码定点小数乘法逻辑电路中包含： 寄存器X、触发器C、累加寄存器P、寄存器Y，计数器，加法器 3.4 定点乘法运算(定点乘法逻辑电路) 定点小数乘法操作流程) [例3.7]用原码一位乘法求2个原码乘积 [x]原=01101，[y]原=01011 符号位单独计算 0 ⊕0=0 数值部分按照原码1位乘法规则计算 从低到高取乘数中1位判断 为0不做，为1加被乘数 上一步结果右移一位 循环第一步，直至乘数每位判断完毕 演示(3-10.swf) 3.4.2原码二位乘法 部分积P的运算中，每次只涉及到1位乘数位，若每次判断2位乘数，一步求出对应于该2位的部分积，则运算速度会快很多。 推导： P0=0 P1=2-1(P0+Xyn) P2=2-1(P1+Xyn-1) =2-1(2-1(P0+Xyn)+Xyn-1) =2-2(P0+Xyn+2Xyn-1) =2-2(P0+X(yn+2yn-1)) 3.4.2原码二位乘法 乘数的每2位有4种组合，每种组合对应操作为 00 Pi+1=2-2Pi 01 Pi+1=2-2(Pi+X) 10 Pi+1=2-2(Pi+2X) ；2X为X左移1位值 Pi+1=2-2(Pi+3X)；3X用4X-X替代 =2-2(Pi+4X-X) ；-X用[-X]补实现 =2-2(Pi-X)+X ；+X用T记录，求Pi+2时补 Pi+2=2-2(Pi+1….) 原码二位乘法运算规则 [例3.8]原码二位乘法示例 [X]原=01101，[Y]原=01011求[x*y]原 第一步：符号位0