Verilog与.pptVIP

  • 1
  • 0
  • 约8.51千字
  • 约 50页
  • 2017-11-09 发布于浙江
  • 举报
Verilog与

过程赋值语句 阻塞型过程赋值 非阻塞型过程赋值 操作符“=” 在前面讨论中,用到的赋值语句都是阻塞型过程赋值语句 ●串行块(begin-end )内各条阻塞型过程赋值语句按顺序 依次执行。下一条语句的执行被阻塞,等本条语句的赋值 操作完成后,才开始执行。 ●阻塞型过程赋值语句的执行过程:先计算“赋值表达式”的 值,然后立即赋值给“=”左边的“被赋值变量”。 过程赋值语句 非阻塞型过程赋值 阻塞型过程赋值 操作符 “=” 特点: ●在begin-eng串行块语句中,各条非阻塞过程赋值语句对应的 “赋值表达式”同时开始计算。 ●在过程块结束时,才将结果赋值给各个 “被赋值变量”。 ●可理解为先同时采样,最后一起赋值。 …… begin A = B ; //S1 B = A ; //S2 end …… 这里,S1、 S2语句均为非阻塞赋值,立即开始计算B 和 A值(上次的值)。在过程块结束时,进行赋值操作,将计算得到的B,A的值赋给变量A,B。(实现A,B交换) 如果不能很好地理解阻塞赋值与非阻塞赋值的区别,往往给设计带来麻烦,特别是在可综合逻辑模块中,不易把握reg型变量的赋值过程。建议同学在编写模块时,只采用一种过程赋值方式,并且最好不要将输出再次作为输入使用。

文档评论(0)

1亿VIP精品文档

相关文档