VLSI设计基础6的.ppt

VLSI设计基础;初始化;初始化; 通常的微处理器由两个空间（或称为通道）和通讯连线组成。两个空间是程序空间（又称为控制通道）和数据空间（又称为数据通道），通讯连线主要是指总线，这样的分离式的结构被称为哈佛结构。 程序空间主要包括：控制器（Controller），程序计数器（PC）和堆栈（Stack），或还包括程序ROM。 数据空间主要包括：算术逻辑单元（ALU），累加器（ACC），移位器（Shifter）和寄存器（Register），或还包括RAM。 总线有几种形式：分离的程序总线和数据总线（双总线、三总线）和合并总线（程序、数据复用总线）。;.1;6.2 微处理器单元设计 控制器单元; 微码控制器的一个重要的特性是它可以具有非常宽的控制字输出。 所谓微码控制器实际上就是一块ROM和相应的地址发生器的组合，它包含了全部的控制信息。 ;.2;寄存器4←寄存器7+寄存器4 ;1. 信号结构 ;2. 全加器 ;.2; 毫无疑问，全加器可以实现加法操作 。如果我们将Bi倒相后输入，那么，根据A减B等于A加B的补码的原理，即 ，则： 。 如果Ci-1等于0，全加器实现的是带借位的减法，如果Ci-1等于1，全加器实现的是普通的减法运算 。 ;当Ci-1=0时： 本位和Si执行的是异或操作 。 如果Ai为0，则本位和执行传输Bi的操作， 。 如果Ai为1，则本位和执行信号Bi的倒相操作， 。 如果Bi输入本身是一个逻辑函数，例如信号Ei、Di的与逻辑，或逻辑等，这时，本位和传输的就是该逻辑函数的原函数或反函数。;如果Ai和Bi输入是一对简单的逻辑函数，例如： ，本位和执行的逻辑操作是： 如果 ，本位和执行的逻辑操作是： ;又如， 则本位和执行的逻辑操作是： 再如， 则本位和执行的逻辑操作是： ;可以采用传输晶体管逻辑实现全加器。;.2; 在加法器逻辑类中，除了全加器，还有一种半加器（Half-adder）电路。所谓半加是指在输入的加数中不考虑前级进位输入Ci-1，加数只有Ai和Bi的情况，因此，半加器的真值表是表6.1前四行的状态。半加器的逻辑表达式是：;例：设计一个实现四种逻辑操作的电路，其中控制信号为K1K0，逻辑输入为A、B，当K1K0=00时，实现A、B的与非操作；当K1K0=01时，实现A、B的或非操作；当K1K0=10时，实现A、B的异或操作；当K1K0=11时，实现A信号的倒相操作； 分析：从前面对全加器逻辑操作过程的讨论可以推知，要实现与非操作，则半加器的 ，在半加器的本位和得到 。为实现或非操作，要求 ，在半加器的本位和得到 。半加器的本位和本身就是异或逻辑，所以，只要 即可实现异或操作。对异或逻辑设定 就可以实现A信号的倒相操作。 ;解：根据上面的分析以及题目的要求，可以得到如下的描述：;.2;.2;传输晶体管逻辑;3. 以全加器为核心构造的ALU ;实现算术运算的设计 ;· 传送A，并且本级进位输出等于0。当全加器的Y=0，JIN =0（CIN =0）时，全加器的输出H=X，并且JOUT =0，实现了要求F=A。;· 加法运算F=A+B。将Y端与数据B连接即Y=B，JIN =0，H=X+Y+0=X+Y，完成加法F=A+B功能。;· 减法运算F=A-B和带借位的减法运算F=A-B-1。因为减法是通过被减数和减数的补码相加实现，所以， ，相应的，带借位的减法 。这样，为实现减法运算，只要设定 ，JIN =1即可。而带借位的减法与减法的不同之处仅是 JIN =0。;· 数据A递减运算。设定Y=1，JIN =0，则全加器的本级和取的是A的非量，实现了A的递减F=A-1要求。; Y 的取值由四种