数字集成的电路设计工具及使用.ppt

数字集成电路设计工具及使用 数字集成电路设计分为前端设计和后端设计两部分，前端设计指综合及综合之前的相关设计步骤，而后端设计指综合之后直到Tape out的相关步骤。 典型的前端设计流程如下图所示： 数字电路设计与Verilog 硬件描述HDL(Hardware Description Language)语言，是一种用形式化方法来描述数字电路和系统的语言。 。HDL语言既包含一些高层程序设计语言的结构形式，同时也兼顾描述硬件线路连接的具体构件。 通过使用结构级或行为级描述可以在不同的抽象层次描述设计,主要包括三个领域五个抽象层次。 HDL语言是并发的，即具有在同一时刻执行多任务的能力。 HDL语言有时序的概念。 什么是硬件描述语言HDL 具有特殊结构能够对硬件逻辑电路的功能进行描述的一种高级编程语言 这种特殊结构能够： 描述电路的连接 描述电路的功能 在不同抽象级上描述电路 描述电路的时序 表达具有并行性 HDL主要有两种：Verilog和VHDL Verilog起源于C语言，因此非常类似于C语言，容易掌握 VHDL起源于ADA语言，格式严谨，不易学习。 VHDL出现较晚，但标准化早。IEEE 1706-1985标准。 为什么使用HDL 使用HDL描述设计具有下列优点： 设计在高层次进行，与具体实现无关 设计开发更加容易