[配套]第12章 存储器和可编程逻辑器件.ppt

电路结构（以单管动态存储单元为例） 位线 数据线 (D) 字选线 T CS CD 输出 电容 写信息：字选线为1，T导通， 数据D经T送入CS . 读信息：字选线为1，T导通， CS上的数据经T送入位线的等 效电容CD . 特点： 1）当不读信息时，电荷在电容CS上的保 存时间约为数毫秒到数百毫秒； 2）当读出信息时，由于要对CD充电，使 CS上的电荷减少。为破坏性读出。 3）通常在CS上呈现的代表1和0信号的电平 值相差不大，故信号较弱。 结论：1）需加刷新电路； 2）输出端需加高鉴别能力的输出放大器。 3）容量较大的RAM集成电路一 般采用单管电 路。 4）容量较小的RAM集成电路一 般采用三 管或四 管电路。多管电路结构复杂，但外围电路简 单。 3) RAM容量的扩展 VCC A8 R/W CS GND 1 9 10 18 Intel 2114 A9 A7 A5 A4 A6 A0 A1 A3 A2 I/O1 I/O2 I/O3 I/O4 ①位扩展 I/O1 I/O2 I/O3 I/O4 A9 A0 A1 … CS R/W I/O1 I/O2 I/O3 I/O4 A9 A0 A1 … CS R/W … A0 A1 A9 R/W CS I/O1 I/O2 I/O3 I/O4 I/O4 I/O5 I/O6 I/O7 将2114扩展为1K×8位 的RAM ②字扩展 I/O1 I/O2 I/O3 I/O4 A9 A0 A1 … CS R/W I/O1 I/O2 I/O3 I/O4 A9 A0 A1 … CS R/W … A0 A1 A9 R/W I/O1 I/O2 I/O3 I/O4 1 1-2译码器 A10 将2114扩展为2K×4位的RAM 12.3 可编程逻辑器件（PLD) PLD是ASIC的一个重要分支。PLD包括PLA、PAL、GAL和EPLD、FPGA等。 PLD具有集成度高，速度快，保密性好，可重复编程等特点。 输 入 输 出 输 入 电 路 与 阵 列 或 阵 列 输 出 电 路 PLD基本结构框图 互补 输入项 与项 或项 反馈项 根据与、或阵列的可编程性，PLD分为三种基本结构。 1）与阵列固定，或阵列可编程型结构 PROM属于这种结构。 2）与、或阵列均可编程型结构 PLA(Programmable Logic Array)属于这种结构。 特点：与阵列规模大，速度较低。 特点：速度快，设计逻辑函数可采用最简结构，芯片内部资源利用率高。但编程难度大，缺乏质高价廉的开发工具。 3）或阵列固定，与阵列可编程型结构 PAL(Programmable Array Logic)属于这种结构。 该结构称为PAL结构。 特点：速度快，费用低，易于编程。当前许多PLD器件都 采用这种结构。 12.3.1 可编程阵列逻辑(PAL) PAL的基本结构 1 1 1 ≥1 ≥1 A0 A1 A2 F1 F0 实际产品中,构成输出的乘积项可达8个. 1. PLA的输出结构 PAL的与阵列结构类同.但输出结构有多种: 1) 组合输出型(这种结构适用于实现组合逻辑电路) ① 专用输出结构 O ≥1 1 输入项 I … … 共有三种形式: 高输出有效; 低输出有效; 互补输出. 本例为低 输出有效 * 第12章 存储器和可编程逻辑器件 数字逻辑器件分类： 1） 标准产品：包括门、触发器、计数器、译码器、数据选择器等等中小规模数字电路。 标准产品的特点是：批量大，成本低，价格便宜，速度快。是数字系统传统设计中使用的主要逻辑器件。 缺点是：器件密度低，所构成的数字系统规模大，印刷线路板走线复杂，焊点多，使电路的可靠性差，功耗大。 2）由软件配置的大规模集成电路：如微处理机、单片微型计算机等。 12.1 概述 这类电路的特点：器件密度高，逻辑功能可由软件配置，用它所构成的数字系统硬件规模小，系统灵活性高。 缺点：工作速度不够高，另外，这类芯片一般要用多片标准集成电路构成外围电路才能工作。 3）专用集成电路（ASIC) Application Specific Integrated Circuit ASIC是为满足一种或几种特定功能而设计制造的集成电路芯片，密度高， ASIC芯片能取代由若干个中小规模电路组成的电路板，甚至一个完整的数字系统 ASIC分类： ASIC属用户定制电路。（Custom Design IC).包括全定制和半定制两种。 全定制（Full custom design IC):半导体生产厂家根据用户的特