五级流水CPU 带冒险和分支.docxVIP

下载本文档

5
0
约1.58万字
约 36页
2017-10-16 发布于重庆
举报
版权申诉

五级流水CPU 带冒险和分支.docx

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

五级流水CPU 带冒险和分支

module ALU(aluControl,a,b,result,zero); input[3:0] aluControl; input[31:0] a,b; output zero; output[31:0] result; reg[31:0] result; always @(aluControl or a or b) begin case(aluControl) 4b0000: result=ab; 4b0001: result=a|b; 4b0010: result=a+b; 4b0110: result=a-b; 4b0111: result= (ab)? 1:0; default: result=a+b; endcase end assign zero=(result==0) ? 1 : 0; endmodulemodule ALUcontrol (aluop,funct,aluControl);input [1:0]aluop;input [5:0]funct;output reg[3:0]aluControl;always@(*)begincase (aluop)2b00: aluControl=4b0010;2b01: aluControl=4b0110;2b10:begincase (funct)6b100000: aluControl=4b0010;6b100010: aluControl=4b0110;6b100100: aluControl=4b0000;6b100101: aluControl=4b0001;6b101010: aluControl=4b0111;default : aluControl=4b0010;endcaseenddefault : aluControl=4b0010;endcaseendendmodulemodule controlUnit(stall,instruction,RegDst,Jump,Branch,MemRead,MemtoReg,ALUOp,MemWrite,ALUsrc,RegWrite);input [5:0]instruction;input stall;//stall=1时表示没有发生堵塞;output reg RegDst;output reg Jump;output reg Branch;output reg MemRead;output reg MemtoReg;output reg[1:0]ALUOp;output reg MemWrite;output reg ALUsrc;output reg RegWrite;initialbeginRegDst=1;ALUsrc=0;MemtoReg=0;RegWrite=0;MemRead=0;MemWrite=0;Branch=0;ALUOp[1]=1;ALUOp[0]=0;Jump=1;endalways@(*)beginif(stall)begincase (instruction)6b000000://R typebeginRegDst=1;ALUsrc=0;MemtoReg=0;RegWrite=1;MemRead=0;MemWrite=0;Branch=0;ALUOp[1]=1;ALUOp[0]=0;Jump=1;end6b001000://addibeginRegDst=0;ALUsrc=1;MemtoReg=0;RegWrite=1;MemRead=0;MemWrite=0;Branch=0;ALUOp[1]=0;ALUOp[0]=0;Jump=1;end6b100011://lwbeginRegDst=0;ALUsrc=1;MemtoReg=1;RegWrite=1;MemRead=1;MemWrite=0;Branch=0;ALUOp[1]=0;ALUOp[0]=0;Jump=1;end 6b101011://swbeginALUsrc=1;RegWrite=0;MemRead=0;MemWrite=1;Branch=0;ALUOp[1]=0;ALUOp[0]=0;Jump=1;end 6b000100://beqbeginALUsrc=0;RegWrite=0;MemRead=0;MemWrite=0;Branch=1;ALUOp[1]=0;ALUOp[0]=1;Jump=1;end 6b000010://j beginJump=0;enddefault:beginRegDst=0;ALUsrc=0;MemtoReg=0;RegWrite=0;MemRead=0;MemWrite=0;Branch=0;ALUOp[1]=1;ALUOp[0]=0;Jump=1;endend