EasyHDL简介.docVIP

EasyHDL简介 EasyHDL是Proteus专有的脚本编程语言，它比通用的硬件描述语言(VHDL，Verilog等)更简单易用，功能也更加强大，可用于生成复杂的测试信号，包括数字信号和模拟信号，还可以用一个脚本为多个信号源对象生成复杂的测试向量。 EasyHDL基于BASIC编程语言，在此基础上添加了一些应用特性。接下来，本文将引导你创建EasyHDL脚本，并且链接到一个或多个信号发生器对象上。但本文除了对那些EasyHDL新加的，用于仿真建模和控制的功能进行细致描述外，不对BASIC语言的基本语法进行详细介绍。 创建和编辑EasyHDL脚本 EasyHDL脚本分为两种，一种是本地脚本，对应于某一个具体的信号发生器；另一种是全局脚本，放在原理图上，可链接到多个信号发生器，可用于定义复杂的测试向量。 本地EasyHDL脚本的创建 选择信号发生器图标，把它放置到原理图中，双击信号发生器，打开属性对话框，如下图所示： 根据需要选择信号发生器的类型，可选模拟EasyHDL和数字EasyHDL。 在右边的文本框中输入脚本，也可以点击编辑按钮，调用外部编辑器输入。 输出管脚的变量名自动定义为“OUT”，对于模拟信号，它是“NODE”类型的变量，而对于数字信号，它是“PIN”类型的变量。 全局EasyHDL脚本的创建 选择脚本图标，并放置到原理图中，将自动弹出编辑脚本对话框，如下图所示：