§5-3时序逻辑电路分析与设计方法.pptVIP

* §5-3 时序逻辑电路分析与设计方法 学习要点： 时序电路分析方法 时序逻辑电路分析与设计方法 5-3-1 时序逻辑电路的分析方法 5-3-2 时序逻辑电路的设计方法 退出 时序电路——任一时刻的输出状态不仅取决于该时刻的输入状 态，还与前一时刻电路的状态有关，具有记忆功 能。它主要由门电路和触发器构成。 描述时序电路功能的方法——状态方程、状态转换真值表、状 态转换图和时序图等。 根据CP控制方式不同分为——同步：所有触发器的时钟输入端 CP都连在一起； 异步：触发器受不同时钟控制。 5-3-1 时序逻辑电路的分析方法 1．同步时序逻辑电路的分析方法 基本分析步骤如下： （1）根据逻辑图写方程式。 a）时钟方程 各触发器CP信号的来源。(同步电路可以省略) b）输出方程 时序电路的输出逻辑表达式，通常是现态的函数。 c）驱动方程 各触发器输入端的逻辑表达式。 d）状态方程 将驱动方程代入相应触发器的特性方程便得到该触 发器的状态方程。 （2）列状态转换真值表。 将电路现态的各种取值代入状态方程和输出方程中进行计 算，从而得到转换真值表。 （3）电路逻辑功能的说明 根据状态转换真值表来分析和说明电路的逻辑功能。 （4）画状态转换图和时序图 上述分析步骤可用下图描述。 逻辑图 时钟方程 输出方程 驱动方程 状态方程 状态转换真值表 说明电路功能 状态转换图 时序图 列方程 列表 分析 画图 例5.3.1 分析图示时序逻辑电路的逻辑功能，画出状态转换图和时序 图，并检查电路能否自启动。 解：由图可知，时钟脉冲CP加在每个触发器的时钟脉冲输入端上 因此，它是一个同步时序逻辑电路，可不写时钟方程。 （1）写方程式 J K Q FF0 J K Q FF1 J K Q FF2 CP Q0 Y Q1 Q2 1）输出方程： 2）驱动方程： 3）状态方程：将驱动方程代入JK触发器的特性方程， 得到 ： （2）列状态转换真值表：设电路的初始状态（现态）为 = 000，得到状态转换真值表 （3）逻辑功能：电路共有6个状态，且按递增规律变化的，因此 该时序电路是一个同步六进制加法计数器。 1 0 0 0 1 0 1 0 1 0 1 0 0 1 0 0 0 1 1 1 0 0 1 1 0 0 1 0 0 0 1 0 1 0 0 0 1 0 0 0 0 0 Y 输 出 次 态 现 态 （4）画状态转换图和时序图： Q1 Q0 Q2 Q2Q1Q0 000 001 100 010 011 101 /0 /0 /0 /0 /0 /1 111 110 /Y /0 /1 （5）检查电路能否自启动：110和111两个状态称为“无效状态”。 如果由于某种原因而进入无效状态， 只要继续输入CP，电路便会自动返回 有效状态，则该电路能够自启动。否 则不能自启动。 由以上分析知，图示电路为能自启动同步六进制加法计数器 学生练习：（P70 5-13） 5-13 试分析下图所示时序逻辑电路的逻辑功能。写出它的驱动方 程、状态方