数字电路第11章2013.ppt

逐次比较型A/D转换器的电路结构框图 转换开始前先将寄存器清零。 之后将寄存器的最高位置1,寄存器输出为100…000，当vi vo时，数字不够大，“1” 保留，vi vo时，数字过大，“1”去掉，置为零。 然后将寄存器的次高位置1,这样逐次比较下去直到最低位为止。 此时寄存器所存储的数字就是所求的输出数字信号。 3位逐次比较型A/D转换器的原理图： FA、FB和FC组成三位数码寄存器 门G1~G9组成逻辑控制电路 FF1~FF5组成5位环形计数器 初始条件：QaQbQc = 000 Q1Q2Q3Q4Q5=10000 1、常态：时钟运行，VL=0 2、启动：VL = 1，转换开始 3、第1个CP脉冲：QaQbQc = 100 Q1Q2Q3Q4Q5 = 01000 当vi vo时，vB = 1；当 vi vo时，vB = 0； 4、第2个CP脉冲：QaQbQc = 110 或 010 ，记为Qa10 Q1Q2Q3Q4Q5 = 00100 5、第3个CP脉冲：QaQbQc = Qa11或Qa01，记为QaQb1 Q1Q2Q3Q4Q5 = 00010 6、第4个CP脉冲：QaQbQc = QaQb1 或 QaQb0，记为QaQ