第4章 uartus II应用向导.docVIP

第4章Quartus II应用向导 利用VHDL完成电路设计后，必须借助EDA工具中的综合器、适配器、时序仿真FPGA上完成硬件实现，并得VHDL设计得剑最终的验证。为了使读者尽快将前面学到的东西Quartus II 9.x的VDL文本输入设计流程，包括设计输入、综合、SignalTap II逻辑分析仪的使用方法。FPGA硬件平台是先进的Cyclone IIIFPGA EP3C5。此后介绍对于初学者比较重要的原理图的输入设计流程。 最后介绍KEEP属性的利用、SignalProbe使用方法、Quartus II的相关设置和SynplifQuartus II的接口。这些内容也可放在稍后学。 41 基本设计流程 在EDA工具的设计环境中，有多种途径来完成目标电路系统的表达和输HDL的文本输入方式、原理图输入方式、状态图输入方式，以及混合输入方式等。相比之下，HDL文本输入方式最基本、最直接。本节以第3章例3-20给出的程序为例，通过其实Quartus II的基本设计流程。此示例是在Quartus II 9.0平台上完成的。Quartus II有明显的Bugs，浅层次范围用用尚可，却无Quartus II 5.1、Quartus II 6.x或Quartus II 9.x版本。以下示例Cyclone III FPGA为硬件平台的，故必须使用Quartus 11 9.x版本。 4.1.1 建立工作库文件夹和编辑设计文件 任何一项设计都是一项工程(Proiect)，都必须首先为此1程建立一个放置与此工程EDA软件默认为工作库(Work Library)。Quartus II的文本编辑器编辑并存盘了。具体步骤如下： (1)新建一个文件夹。首先可以利用Windows资源管理器，新建一个文件夹。这cntlob，放在D盘中，路径为dAcntlob。特别注意文件夹 (2)输入源程序。打开Quartus II，选择File—New命令。在New窗口中的Design Files栏选择编译文件的语言类型，这里选择VHDL File选项，如4—1所示。然后在VHDL文本编译窗口中输入例3-20所示的VHDL示例程序，如图4-2所示。 (3)文件存盘。选择File—SaveAs命令，找到已设立的文件夹d:\cntlob，存盘文件 cntl0.vhd。当出现问句“Do you want to create,..’(如图4-2)时，若单击“是”按钮，则直接进入创建T程流程；若单击“否”按钮，可按以 方法进入创建工程流程。本示例说明中不妨单击“否”按钮。 4-1选择编辑文件类型 4-2编辑输入源程序并存盘 4.1.2创建工程 在此要利用New Project Wizard工具选项创建此设计]程，即令顶层设计cntl0.vhdT程名、目标器件、综合器、仿真器等。 (1)打开并建立新工程管理窗口。选择File—New Project Wizard命令，即弹出设置4-3所示。 图4-3利崩New Project Wizard创建工程CNTl0 单击此对话框第二栏右侧的“…”按钮，找到文件夹d:\cntlob，选中已存盘的文件CNTl0.VHD(一般应该设顶层设计文件为工程)，再单击“打开”按钮，即出现如图4-3D:\CNTl0B表示工程所在的工作库文件夹。第二行的CNT0表示此项工程的工程名。工程名可以取任何其他的名，也可直接用顶层文件的CNT10。 (2)将设计文件加入工程中。单击Next按钮，在弹出的对话框中单击File栏后的VHDL文件都加入此工程，即得到如图4-4所示的情况。 图4-4将所仃相关的文件都加入进此工程 工程文件加入的方法有两种第‘种是单击AddAll按钮，将设定的工程目录中的VHDL文件加入到工程文件栏中；第_种方法是单击Add按钮，从工程目录中选VHDL文件。其实，即使跨过此步骤不加入任何文件也没有关系。 (3)选择目标芯片。单击Next按钮，选择目标器件。首先存Device Family下拉列Cyclone IlI系列。设选择此系列的具体芯片EP3C5E144C8，EP3C5表示Cyclone III系列及此器件的规模E表示芯片底面具有接地电极层的TQFP封装；C8表示速度级别。便捷的方法是通过图4-5窗L]右边的三个下拉列表框选Package为TQFP、Pin count为144和Speed grade为8。 图4-5 选择目标器件EP3C5E144C8 (4)工具设置。单击Next按钮后，弹出的下一个窗口是EDA工具设置窗口EDA Tool Settings。此窗口有三项选择EDA design entry/synthesis too