第三章NIOSII体系结构.ppt

第三章 NIOS II 体系结构 预备知识：Nios Ⅱ嵌入式处理器简介 一、第一代Nios嵌入式处理器 二、第二代Nios嵌入式处理器 三、可配置的软核嵌入式处理器的优势 Nios Ⅱ嵌入式处理器简介 一、第一代Nios嵌入式处理器 Nios Ⅱ嵌入式处理器简介 2003年，Altera发布了Nios3.0处理器，它有16位和32位两个版本，能在低成本的Cyclone和高性能的Stratrix芯片上实现。 主要特性： 更多的可配置寄存器 极大的灵活性和可扩展性 功能强大的开发工具（SOPC Builder） Nios Ⅱ嵌入式处理器简介 二、第二代Nios嵌入式处理器 Nios Ⅱ嵌入式处理器简介 Nios Ⅱ嵌入式处理器简介 表1　Nios Ⅱ系列处理器的特性 Nios Ⅱ嵌入式处理器简介 Nios II提供3种不同的内核，以满足系统对不同性能和成本的需求。 Nios Ⅱ嵌入式处理器简介 Nios Ⅱ vs Nios Nios Ⅱ嵌入式处理器简介 Nios Ⅱ : Faster Smaller（Nios Ⅱ /f） Nios Ⅱ嵌入式处理器简介 Nios Ⅱ: Faster Smaller （Nios Ⅱ /s） Nios Ⅱ嵌入式处理器简介 Nios Ⅱ: Faster Smaller （Nios Ⅱ /e） Nios Ⅱ嵌入式处理器简介 Nios Ⅱ嵌入式处理器简介 Some Important Peripherals for Nios II Nios Ⅱ嵌入式处理器简介 Other Important Peripherals for Nios II LCD Display JTAG UART Single JTAG Connection For: Device Configuration Code Download Debug Target STDIO (printing) Flash Programming Nios Ⅱ嵌入式处理器简介 Other Important Peripherals for Nios II SSRAM Controller Cypress CY7C1380C Sync SRAM controller Provided to support SSRAM component on Cyclone II dev kit board Not a fully configurable general purpose controller Support for DDR/DDR2 in SOPC Builder GUI With burst adapter Sequential master to interleaved slave enhancement Separate READ/Write duplex slaves Automatically matches address of read/write slaves Arbitration logic connects read/write masters to both slaves Support for PCI and Bursting DMA in SOPC Builder GUI Higher bandwidth transfers through PCI Nios Ⅱ嵌入式处理器简介 High-Performance Interconnect 采用内部Avlon总线，连接主从构件，并进行主从构件间的通信。 Nios Ⅱ嵌入式处理器简介 异常： CPU内部异常和外部中断的总称。Altera公司未将两个概念加以区分。 NIOS II的异常控制器采用非向量仲裁的策略，即当一个异常（CPU异常或外部中断）发生时，处理器简单的跳转到已知的异常处理地址，并执行那里的代码。 代码首先检测异常发生的原因，然后再跳转到相应的异常服务子程序（ISR）中去。 3.7 Nios II的异常处理 异常的嵌套 异常返回 异常响应时间 如果是硬件中断异常，程序必须从硬件中断异常发生处继续执行，因此必须将ea寄存器(r29)中的地址减去4(ea-4)作为异常返回地址。 3.7 Nios II的异常处理 异常的嵌套 异常返回 异常响应时间 Nios II的非向量仲裁策略，导致了Nios II的异常处理延时会比较大，它是靠提高Nios II处理器的执行速度来弥补这一缺点的。见下表： NiosII类型 Max DMIPS 异常反应时间 进入ISR时延 异常恢复时延 NiosII/e 31 15 485 222 NiosII/s 127 10 128 130 NiosII/f 218 10 105 62 Nios II 异常处理性