集成电路版图设计基础第6章：寄生参数.pptVIP

school of phye basics of ic layout design 第六章 寄生参数 寄生电容 寄生电阻 寄生电感 器件的寄生参数 预防措施 - 二、版图布局设计预防措施 2．减小局部 P衬底（或N阱衬底）的电阻Rn和Rp，使Rn和 Rp上的电压降减小，避免寄生双极晶体管的发射结被正偏。 2.1 “多数载流子保护环”： 器件的寄生参数 - CMOS闩锁效应及其预防 采用保护环的反相器剖面图 * 三种主要的寄生参数： 寄生电容 寄生电阻 寄生电感 parameter scaling： – conductances and capacitances scale linearly with width （”widening a wire leads to less than a proportional increase in capacitance, but a proportional reduce in resistance, so the RC delay product improves.” “P219,CMOS VLSI”） – resistances scale inversely with width – interconnects introduce extra resistance, capacitance, and delay, degrade of large device performance! need many fingers connected in parallel 寄生电容 导线之间（同层/不同层）、导线与衬底之间都存在平面电容； 上层导线到下层导线、下层导线到衬底之间存在边缘电容。 寄生电容 Capacitance is everywhere. Everything is talking to everything else. 由于尺寸很小，因此这些寄生参数的值也很小。 对于对电容不敏感的电路，不必担心； 不管是CMOS还是双极型，只要涉及高频，寄生会成为问题。 忽略寄生参数会毁掉你的芯片。 导线尽可能短 减少寄生电容的方法： 采用电容最低的金属层 绕过电路走线 寄生电容 减少寄生电容的方法 - 选择金属层 起主要作用的电容通常是导线与衬底间的电容。 如下图，寄生参数可以把电路1的噪声通过衬底耦合到电路2，所以要设法使所有的噪声都远离衬底。 寄生电容 减少寄生电容的方法 - 选择金属层 可以通过改变金属层来获得较小的至衬底的电容，通常最高金属层所形成的电容总是最小的。 另外值得注意的是并不是所有工艺的最高层金属与衬底产生的寄生电容都最小,它还与金属层的宽度等其它因素有关。有些工艺中或许是 M2对地的电容要比 M4的对地电容大,所以我们不能只凭直觉来判断, 一定要通过具体的计算来确认。 寄生电容 97.5 66 24 40 Cap 10um wire 1.5 2.5 3 5 Cap/Unit Area (fF/um2) 6.5 2.4 0.8 0.8 Min. Width M4 M3 M2 M1 Metal 减少寄生电容的方法 - 选择金属层 Modern processes have six or more metal layers. The lower layers are thin and optimized for a tight routing pitch. Middle layers are often slightly thicker for lower resistance and better current-handling capability. Upper layers may be even thicker to provide a low-resistance power grid and fast global interconnect. 寄生电容 Interconnect between units, critical signals Metal 4/5 I/O pads, cl