无线火灾监测系统中微处理器芯片物理设计.docVIP

无线火灾监测系统中微处理器芯片物理设计 　　摘 要： 无线火灾监测系统因其安装方便快捷且成本更为低廉而有很大的应用空间，系统中微控制器又是整个系统的核心部件。在此基于TSMC 180 nm CMOS工艺完成了一款以ARM Cortex?M0为核心的专门用于火灾监测系统的微控制器芯片的物理设计，完成物理设计后该款控制芯片可最高于50 MHz时钟频率下正常工作，芯片的最大功耗为11.6 mW，总面积为2 794 371.012 703 μm2，达到了预期设计目标。 关键词： 无线火灾监测系统； 微处理器； 物理设计； CMOS 中图分类号： TN431.1?34 文献标识码： A 文章编号： 1004?373X（2013）16?0101?04 0 引 言 目前，在建筑物早期火灾监测和报警上，还是一直沿用有线网络的方式，其线路遍布在建筑内，初装成本高，同时线路本身也是很大的火灾隐患。因而新型的无线火灾监测系统应运而生，该系统安装方便、快捷，且其成本更为低廉，有更大的应用空间[1]。微控制器是火灾监测系统的核心部件之一，通用的微处理器和微控制器不能满足无线火灾监测系统中节点主控芯片低功耗、低成本的要求[2]。 为了掌握无线火灾监测系统的核心技术，建立拥有自主知识产权的软硬件平台，推动我国无线火灾监测系统的发展，有必要开发出针对无线火灾监测系统的微处理器。本文完成了一款专用于火灾检测系统的微控制器芯片的物理设计。 1 SW?A芯片的架构 SW?A芯片是一款基于ARM Cortex?M0的专于无线火灾检测系统的专用数模混合型控制器芯片，总线采用AMBA AHB、APB 双总线架构，工作频率最高可达50 MHz，支持多级内部分频，待机状态下也可以极低的频率运行；内置一个高采样率的12位逐次逼近的8通道ADC，最多可依次对来自8个传感器（如温度传感器、烟雾传感器、光强传感器等）的信号直接进行采样、转换、保存，检测主程序可任意读取目标传感器对应的采样数据进行处理、判断是否发生火灾。 内置18 KB SRAM，可灵活切换作为FLASH、RAM使用，满足火灾监测和简易处理程序的存储。支持ISP（在系统编程）操作和IAP（在应用编程）操作，既便于火灾监测主程序的更新升级，又便于软件编写优化。接口包括工业标准的UART接口、SSI通信接口（支持SPI、Micro Wire及SSI协议），还有3组（6通道）PWM，丰富的接口和功能模块使该款芯片在功能拓展方面有较大潜力。 2 SW?A芯片的物理设计 2.1 采用的物理设计流程 SW?A芯片的物理设计借助Synopsys公司的EDA工具IC Compiler进行，采用IC Compiler典型的设计流程。基于台积电（TSMC）180 nm CMOS工艺进行。物理设计准备就绪后（设计逻辑库、设置物理库、设置TLUPlus相关文件以及设置读入的门级网表与标准延时约束），即可开始物理设计，依次完成设计规划（Design planning）、布局（Placement）、时钟树综合（Clock tree Synthesis）、布线（Routing）直至设计完成（Chip Finish）[3]。 2.2 设计规划 设计规划（Design Planning）是芯片物理设计中非常重要的一步；主要包括布图规划（Floorplan）电源规划（Powerplant）。 通常情况下，在布局开始之前，设计者往往需要花费大量的时间来进行布图规划（Floorplan）和电源规划（Powerplan），设计规划的好坏直接决定芯片的功耗、标准单元的拥塞的、时序收敛、电源稳定性等[4]。所以设计规划是整个物理设计过程中反复次数最多、手动设计最多的一步。 布图规划（Floorplan）要完成IO排布、PAD摆放、Macro（包括模拟模块、存储单元等）的定位以及芯片的形状、拥塞度（Congestion）和面积等的设定。作为一款面向用户的控制芯片，IO的排布必须综合考虑用户的需求与设计的要求，不同功能PAD的纵横向尺寸也不同。本文将纵横两向尺寸均较大的PAD置于芯片的南北两边，将单向尺寸较小的PAD置于芯片的东西侧且大尺寸边朝向南北（见图2（a）），相比较于将双向尺寸均较大PAD置芯片的四周（见图2（b）），这样的设计非常有效的减小了芯片的面积。 本芯片需要定位的Macro有SRAM、ROM、ADC以及ANALOG_TOP，本文综合考虑它们与IO的位置关系将它们定位于芯片的四周，这样可以芯片中保留成片的空白区域来放置标准单元。为了保证Macro与PAD及标准单元之间的互联线，在每个Macro的四周这只一个空白区，这个区域内任何情况不允许摆放标准