加法计数器减法计数器可逆计数Up-DownCounter.PPTVIP

状态表 状态表 利用异步清零获得 N 进制计数过程: 思 路： 2. 求归零逻辑表达式； 1. 写出状态 SN 的二进制代码； 3. 画连线图。 步 骤： 当 M 进制计数到 SN 后使计数回到 S0 状态 CP 1 1 T P D0 D1 D2 D3 CR LD C Q0 Q1 Q2 Q3 74161 C1 ①写出M=7的二进制代码： Q3Q2Q1Q0=0111 ②求反馈归零逻辑： 代码中为1的Q相与非。 ③画逻辑图→ 0000 0001 0010 0011 0100 0101 0111 1000 1001 1010 0110 1011 1111 1100 1101 1110 1.同步清零端设计7进制计数器 ①写出M=7-1的二进制代码 Q3Q2Q1Q0=0110 ②求反馈归零逻辑代码中为1的Q相与非 2.利用同步清零或置数端获得 N 进制计数 4. 移位寄存器型计数器 结 构 示 意 图 Q0 Q1 Qn–1 C1 1D FF0 CP C1 1D FF1 C1 1D FFn–1 反馈逻辑电路 Dn–1 D0 D1 … 特点： 电路结构简单，计数顺序一般为非自然态序， 用途极为广泛。 (1)环形计数器 1) 电路组成 Q0 Q1 Q2 Q3 C1 1D FF0 CP C1 1D FF1 C1 1D FF2 C1 1D FF3 2) 工作原理 1000 0100 0010 0001 有效循环 0000 1111 0101 1010 1100 0110 0011 1001 1101 1110 0111 1011 无 效 循 环 3) 能自启动的环型计数器 Q0 Q1 Q2 Q3 C1 1D FF0 CP C1 1D FF1 C1 1D FF2 C1 1D FF3 Q0 Q1 Q2 Q3 1110 0111 0011 1111 1101 1100 0110 1000 0001 0100 0010 0000 1001 1010 0101 1011 (2)扭环形计数器 Q0 Q1 Q2 Q3 C1 1D FF0 CP C1 1D FF1 C1 1D FF2 C1 1D FF3 0000?1000?1100?1110 ? ? 0001?0011?0111?1111 0100?1010 ?1101 ?0110 ? ? 1001? 0010?0101?1011 有效循环 无效循环 6.2.2 计数器 (Counter) 1. 功能： 对时钟脉冲 CP 计数。 2. 应用： 分频、定时、产生节拍脉冲和脉冲 序列、进行数字运算等。 3.计数器的特点: 1) 输入信号： 计数脉冲 CP 2) 主要组成单元： 时钟触发器 4. 计数器的分类 按数制分： 二进制计数器 十进制计数器 N 进制(任意进制)计数器 按计数 方式分： 加法计数器 减法计数器 可逆计数 (Up-Down Counter) 按时钟 控制分： 同步计数器 (Synchronous ?) 异步计数器 (Asynchronous ?) 按开关 元件分： TTL 计数器 CMOS 计数器 6.2.2.1 二进制计数器 计数器计数容量、长度或模的概念 计数器能够记忆输入脉冲的数目，即电路的有效状态数 M 。 3 位二进制同步加法计数器： 0000 1111 /1 4 位二进制同步加法计数器： 000 111 /1 n 位二进制同步加法计数器： 一、二进制同步计数器 1. 3 位二进制同步加法计数器 2. 3 位二进制同步减法计数器 3. 二进制同步可逆计数器 4. 集成二进制同步计数器 一、二进制同步计数器 (一) 3 位二进制同步加法计数器 FF2、FF1、FF0 Q2、Q1、Q0 设计方法一： 按前述设计步骤进行 （P270 ? 271） 设计方法二： 按计数规律进行级联 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 0 Q2Q1Q0 0 0 0 0 0 0 1 0 0 1 2 3 4 5 6 7 8 C CP C = Q2n Q1n Q0n — Carry 向高位的进位 来一个CP翻转一次 J0= K0 = 1 当Q0=1，CP到来即翻转 J1= K1 = Q0 当Q1Q0=1，CP到来即翻转 J2= K2 = Q1Q0 = T0 = T1 = T2 n 位二进制同步加法计数器级联规律：