华南理工数电第五章.ppt

第五章 时序逻辑电路 本章系统讲授时序逻辑电路的工作原理和分析方法、设计方法。 首先介绍用SSI构成的时序逻辑电路的分析，其次讲述常用的MSI时序逻辑组件的原理和应用，最后讨论用SSI构成的时序逻辑电路的设计方法。 5-1 概述 — 特点：任意时刻的输出Q 不仅取决于该时刻的输入， 而且还与电路原来的状态有关Q。 二 逻辑框图： 组合逻辑电路部分由逻辑门构成， 存储电路部分由触发器构成。 三、三个方程组； ①驱动方程组 Z=f1（X，Q） ②输出方程组 Y=f2（X，Q） ③状态方程组 Q =f3（Z，Q ） 四 例；串行加法器；右图 组合电路部分： 全加器 存储电路部分： D触发器 可进行多位二进制 数的加法 5-2 时序逻辑电路的分析方法（SSI） 一.同步计数器的分析（Moore） （ 除CP外无其他控制端） 1.从给定的逻辑图中写出每个触发器的驱动方程 2.把得到的这些驱动方程带入触发器的特性方程，得出每个触发器的状态方程 3.根据逻辑图写出电路的输出方程 例1. 见上图 ①驱动方程组：J1=K1=1，J2=K2=Q1 ②输出方程组；Y=Q1Q2 ③状态方程组：由Q = JQ +KQ 得Q1 =Q1， Q2 =Q1Q2 +Q1 Q2 =Q1⊕Q2 2．状态转换表如右 状态转换图如下 Q2Q1 00→01→10→11 3．逻辑功能：2位二进制（或1位四进制）加法计数器。 CP的顺序 Q2 Q1 Y 0 0 0 0 1 0 1 0 2 1 0 0 3 1 1 1 4 0 0 0 说明： 1.状态转换图的画法： 大圆圈内表示电路各个状态，以箭头根部表示初态，箭头指向表示次态。同时箭头旁注明了状态转换前的输入变量取值和输出值。输入变量取值写在斜线以上，输出值写在斜线以下。 2.在时序脉冲序列作用下，电路状态、输出状态随时间变化的波形图叫做时序波形图。 例2 P227 一、状态转换表 二、状态转换图 三、时序波形图 四、检查能否自启动； 该电路的有效状态为000到110（7个），无效状态为111（1个），将111作为初态代入状态方程组得次态为000，该电路能自启动。 二 一般同步时序电路的分析（Mealy）： 例3 见下图，有控制信号A时，将控制信号作为输入量。 驱动方程为 D1= Q1 D2=A⊕Q1⊕Q2 得状态方程为 Q1 = Q1 Q2 = A⊕Q1⊕Q2 输出方程为 Y=AQ1 Q2 AQ1 Q 2 =AQ1 Q2 +AQ1 Q 2 状态转换图如右，对 每个状态讨论A=0和A=1两种情况 5-3 若干常用的时序逻辑电（MSI）— 寄存器和移位寄存器  1. 寄存器：并行输入、并行输出，如上图。多位数据可同时输入、同时输出，存取速度快。 MSI 74LS75如右图、 74LS175、CC4076 见P235 2.移位寄存器： 串行输入、串行输出或并行输出，见下图，表、波形图见P237 特点：存入N位二值信息需N个CP脉冲，存储速度慢。但可利用其可以左移或右移的功能实现乘2、除2运算。 MSI 74LS194集中了寄存器和移位寄存器 的多种功能。 MSI 74LS194 逻辑结构见P238（功能表见下页）逻辑框图如下 RD S1S0 工作状态 0 ×× 置零 1 0 0 保持 1 0 1 右移 1 1 0 左移 1 1 1 并行输入 应用 1.性能扩展（见下图 ） 如功能表： A.第1个CP上升沿，S1=S0=1置位后相加得Y=M+N； B.第2个CP上升沿，S1=0、S0=1右移后相加得 Y=2M+2N； C.第3个CP仅有CP1 M右移后相加得 Y=4M+2N； D.第4个CP仅有CP1 M右移后相加得 Y=8M+2N； 3. 移位寄存器型计数器：P266 （1）环形计数器： ①结构：Qn接D1； ②最长计数长度等于触发器的个数；