基于MATLAB的数字频率计设计 --毕业论文.doc

基于MATLAB的数字频率计设计 --毕业论文.doc

  1. 1、本文档共15页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
基于MATLAB的数字频率计设计 --毕业论文

【标题】基于MATLAB的数字频率计设计 【作者】李 林 【关键词】 【指导老师】严 文 娟 【专业】应用电子技术 【正文】 1??绪论 1.1??本课题研究背景 数字式频率计即DFM-Digital Frequency Meter,也称为数字频率表或电子计数器。它不仅是电子测量和仪器仪表专业领域中测量频率与周期、测量频率比和进行计算的重要仪器,而且要比示波器测频更方便、经济得多,特别是现代电子计数器产品与组件和具有多种测量功能的数字式频率计,已广泛应用于计算机系统,通讯广播设备,生产过程自动化测控装置、带有LED、LCD数字显示单元的多种仪器仪表以及诸多的科学技术领域。 随着大规模集成电路技术和计算机技术的不断发展, EDA技术是现代电子设计技术的核心,它应用工具软件上完成逻辑编译、逻辑化简、逻辑优化、及仿真测试等设计,以实现既定的硬件系统功能。EDA技术使设计者的产品开发周期大大缩短,产品的性价格比提高,从而在电子设计领域越来越广泛的应用。 在电子信息技术的今天,对电信号的测量精度要求越来越高,大部分频率计采用普通门电路或可编程逻辑器件作为信号处理系统的控制核心,存在结构复杂、稳定性差、精度不高的弊端。在大量的产品开发、研制和电子仪表生产与试验工作中,多是需要自行设计测频与计数电路的组件单元,有时不必购置上述贵重的专用测频计数仪器。 1.2??本课题研究现状 随着科学技术的不断发展,对测试技术提出了一系列新的要求。60年代以来,在半导体器件和计算机技术发展的基础上,结合电测技术创造出了完全新的数字式仪表。它在测试方法、原理、仪器结构和操作方法上完全与前面所讲的模拟仪表不同,在质的方面也有很大的飞跃;70年代以来,把微型计算机的功能引入数字仪表,产生了新型智能化仪表,它具有程序控制、信息储存数据处理和自动检修功能,使数字仪表向高准确度、多功能、高可靠性和低价格方面大大迈进了一步。 经查阅数字式频率计设计的许多有关文献,人们对数字式频率计有很多研究,但总不能得到一个比较满意的设计方法。其中提出了一种用多功能电子表改装的数字频率计,它以电子表为核心,通过各自的单元电路构成,采用普通元件如电阻、电容、三极管等,如图1-1?为简易数字频率计的电路图。这种原始搭建电路的设计方法在如今已经没有人使用了,它虽造价低廉,但稳定性就比较差,因此这种方法不能得到广泛使用[1]。 多周期同步测盘法的基本思路是使被测信号与闸门之间实现同步化,从而从根本上消除了在闸门时间内对被测信号进行计数时的正负1量化误差,使测量精度大大提高。倒数计数器就是基于该方法而设计出来的一种具有创新思想的测频、测周期的仪器。它采用多周期同步测量法,即测量输入多个(整数个)周期值,再进行倒数运算而求得频率。其优点是:可在整个测频范围内获得同样高的测试精度和分辨率。在选择多周期同步等精度测量法的情况下。按照自顶向下的设计方法,可以画出该频率计的系统框图,如图1-2所示。根据测周期、频率的原理,可以将总体框图分为三个子系统:输人通道(即前置整形电路)该部分主要由模拟电路组成的;多周期同步等精度频率、周期的测量、控制及功能切换(中间部分),该部分基本上由数字硬件电路组成;单片机及外围电路,包括单片机、数码显示[2]。 基于MSP430F449的数字频率计设计利用前置分频器SAB6456A和高速数字分频器74HC390的分频功能,结合新型的MSP430F449单片机,给出了一种新颖的、全自动的数显测量射频频率的设计方案。MSP430F449?采用16位RISC结构,具有丰富的片内外设和大容量的片内工作寄存器和存储器,性能价格比很高。它的特点包括:超低的功耗、较强的运算能力、丰富的片上外设、方便高效的开发环境。该设计主要分两部分:分频和计数。首先,输入信号限幅后经SAB6456A分频,256分频后的信号再经两片74HC390高速分频器进行1000分频,此时模拟信号变为低频数字信号,频率在10kHz以下;其次,分频后的信号直接接入MSP430F449单片机,利用内部的16位定时器A来定时和计数。该定时器可分为几个部分:计数器部分,捕获和比较寄存器及输出单元。其中计数器有4种工作模式,3个捕获和比较寄存器。利用计数器的连续计数模式和上升沿捕获模式,在定时器中断中计数N个脉冲信号时间,再除N得到频率。设计电路框图如图1-3所示[3]。 用VHDL硬件描述语言实现数字式频率计,相比传统的电路系统的设计方法,VHDL具有多层次描述系统硬件功能的能力,支持自顶向下(Top to Down)和库(LibraryBased)的设计特点。从系统设计入手,在顶层进行系统方框图的划分和结构设计,在方框图一级用

文档评论(0)

wyjy + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档