逻辑设计试验.PPTVIP

基本邏輯閘實驗 通訊工程學系 李忠憲 NOT GATE(74HX04)真值表 a logic 實驗照片 AND GATE(74HC08)真值表 OR GATE(74HC32)真值表 * * 1 0 0 1 logic a 0 0 0 5 輸入電壓 0 0 0 1 0 0 0 1 1 0 1 1 logic a b logic a b 0 5 5 5 輸入電壓 0 1 1 1 0 0 1 0 0 1 1 1 logic a b